[发明专利]时序控制器及其帧间标志的生成方法、显示装置

说明书

本申请公开了一种时序控制器及其帧间标志的生成方法。所述方法包括：根据系统时钟下的第一DE信号，生成第二DE信号；获取系统时钟下所述第二DE信号为低电平时的时钟个数；判定所述时钟个数等于一预设的数量阈值时，将所述时钟个数复位，并控制一消隐计数值自增；判定所述消隐计数值等于一预设的消隐阈值时，将帧间标志置位。本申请提出了更具兼容性与扩张性的帧间标志产生机制，可防止在不同时钟效率的情况下出现异常。

技术领域

本申请涉及显示技术领域，具体涉及一种时序控制器及其帧间标志的生成方法、显示装置。

背景技术

现行高清电视(UD,Ultra High Definition)及8k的时序控制器(TCON,TimingController)大多使用图像传输数字接口标准(VBO,V-By-One)接口。而现行TCON解压出来的VBO信号的时钟大都是74.25Mhz，UD是8lane VBO，通常情况下它们会4lane(通道)或2lane组成一channel(路)。如果系统用74.25Mhz的时钟作为系统时钟，则存在浪费资源的问题，即每个74.25Mhz时钟处理8个像素(pixel)。图1为现有技术中正常画面与异常画面的对比图，图左为正常画面。一般进行时钟域的切换时，现行IP(本申请中所述IP指IP核，Intellectual Property core)在垂直消隐(V-blank，也称为场消隐)会产生一个标志位信号用于对IP作一些处理，例如对一些寄存器清零等。但在前端信号的时钟信号发生变化时，如果帧间标志产生机制不健全的话，会导致帧间标志位出现异常，错将水平消隐(H-Blank，也称行消隐)的de-blank误帧测为VS-blank(场同步消隐)。从而导致IP在接收时钟变化时不能正常工作，出现画面异常，如图1右方所示。

图2为解压后的VBO信号时序图。其中，DE(Data Enable)信号为有效数据选通信号，也称数据使能信号、有效数据信号，在液晶显示器电路中其表示符号有多种，如DSP、DSPTMG、DEN、DE等。DE信号是一个高电平有效信号，在DE信号的高电平期间所对应的视频数据信号被认为是有效数据信号。从图2可知，当前端的RX时钟(RX_CLK)越小时，系统的时钟域的系统时钟(SYS_CLK)，对应的DE信号高电平的计数是不变，相应的低电平计数就会增加。因为VS-blank的侦测机制是通过计数低电平个数来实现的，如果参数设置过小，容易造成误操作；反之如果参数设置过大，导致DE信号低电平计数器的数据位宽要相应增加，就会造成硬体资源的上升，从而导致IC(Integrated Circuit,集成电路)面积上升，成本就增加。

因此，有必要提供一种TCON帧间标志的生成方法，以克服上述缺陷。

发明内容

本申请目的在于提供一种时序控制器及其帧间标志的生成方法、显示装置，减少帧间标志产生的异常情况。

根据本申请的第一方面，提供一种时序控制器帧间标志的生成方法，包括：S1、根据系统时钟下的第一DE信号，生成第二DE信号；S2、获取系统时钟下所述第二DE信号为低电平时的时钟个数；S3、判断所述时钟个数是否等于一预设的数量阈值，若是，则执行步骤S4，否则返回执行所述步骤S2；S4、将所述时钟个数复位，并控制一消隐计数值自增；S5、判断所述消隐计数值是否等于一预设的消隐阈值，若是则执行步骤S6；否则返回执行所述步骤S4；S6、将帧间标志置位。

根据本申请的第二方面，提供一种时序控制器。包括：信号生成单元，用于根据系统时钟下的第一DE信号，生成第二DE信号；时钟计数单元，用于获取系统时钟下所述第二DE信号为低电平时的时钟个数；时钟个数判断单元，用于判断所述时钟个数是否等于一预设的数量阈值，若是则调用消隐计数值自增单元，否则调用所述时钟计数单元；所述消隐计数值自增单元，用于将所述时钟个数复位，并控制一消隐计数值自增；消隐计数值判断单元，用于判断所述消隐计数值是否等于一预设的消隐阈值，若是则调用标志置位单元；否则调用所述消隐计数单元；所述标志置位单元，用于将帧间标志置位。