[发明专利]存储单元阵列

说明书

一种存储单元阵列，包括：多个存储单元；多条字线；多条位线；以及多条共用源极线。所述存储单元中的每一者包括：开关，所述开关的第一端子耦合到所述共用源极线中的一者，且所述开关的控制端子耦合到所述字线中的一者；存储元件，所述存储元件的第一端子耦合到所述开关的第二端子；以及负电阻器件，所述负电阻器件的第一端子耦合到所述存储元件的第二端子，且所述负电阻器件的第二端子耦合到所述位线中的一者。所述开关、所述存储元件及所述负电阻器件串联耦合。在所述存储单元阵列中进行读取操作期间，比所述负电阻器件的预定阈电压大的读取电压被施加到所述负电阻器件，以使所述负电阻器件进入负电阻状态。

技术领域

本发明的实施例是有关于一种存储单元阵列。

背景技术

本公开涉及一种存储器件，且更具体来说涉及一种磁性随机存取存储器(MRAM)器件。在MRAM器件中进行读取操作期间，磁性隧道结(MTJ)器件与电阻负荷串联耦合，使得MRAM器件中的负荷电流增大。增大负荷电流的效果会减小MRAM器件的有效隧道磁阻(tunnel magnetoresistance，TMR)。

因此，需要设计在读取操作期间增强有效隧道磁阻的MRAM器件。

发明内容

本发明的实施例提供一种存储单元阵列，包括：多个存储单元；多条字线；多条位线；以及多条共用源极线，其中所述存储单元中的每一者包括：开关，所述开关的第一端子耦合到所述共用源极线中的一者，且所述开关的控制端子耦合到所述字线中的一者；存储元件，所述存储元件的第一端子耦合到所述开关的第二端子；以及负电阻器件，所述负电阻器件的第一端子耦合到所述存储元件的第二端子，且所述负电阻器件的第二端子耦合到所述位线中的一者，其中所述开关、所述存储元件及所述负电阻器件串联耦合，其中在所述存储单元阵列中进行读取操作期间，比所述负电阻器件的预定阈电压大的读取电压被施加到所述负电阻器件，以使所述负电阻器件进入负电阻状态。

附图说明

结合附图阅读以下详细说明，会最好地理解本公开的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为使论述清晰起见，可任意增大或减小各种特征的尺寸。

图1示出根据本公开示例性实施例的存储器件的方块图。

图2A示出根据本公开示例性实施例的存储单元阵列的示意图。

图2B示出根据本公开示例性实施例的存储单元阵列的布局。

图3A示出根据本公开示例性实施例的存储单元阵列的示意图。

图3B示出根据本公开示例性实施例的存储单元阵列的布局。

图4A示出根据本公开示例性实施例的存储单元的负荷。

图4B示出根据本公开示例性实施例的存储单元的负荷。

图4C示出根据一些实施例的在读取操作期间存储器件的I-V曲线。

图5示出根据本公开示例性实施例的控制存储器件中的存储单元的方法的流程图。

具体实施方式

以下公开提供用于实施本公开的不同特征的许多不同实施例或实例。以下阐述组件及排列的具体实例以简化本公开。当然，这些仅为实例而非旨在进行限制。举例来说，在以下说明中，在第二特征之上或第二特征上形成第一特征可包括其中第一特征与第二特征被形成为直接接触的实施例，且也可包括其中第一特征与第二特征之间可形成附加特征从而使得第一特征与第二特征可不直接接触的实施例。另外，本公开在各种实例中可重复使用参考编号和/或字母。此种重复使用是为了简明及清晰起见，且自身并不表示所论述的各个实施例和/或配置之间的关系。