[发明专利]一种基于薄膜晶体管的模数转换器、芯片以及控制方法

权利要求书

1.一种基于薄膜晶体管的模数转换器，其特征在于，包括：基准电平模块、比较器模块和译码器模块；

所述基准电平模块连接所述比较器模块，用于为所述比较器模块提供若干个基准电压；

所述比较器模块包括若干个比较器，每一所述比较器输入一所述基准电压以及一模拟信号输入量，每一所述比较器包括比较单元和伪CMOS反相器单元，所述比较单元用于在所述基准电压下与所述模拟信号输入量进行比较处理以输出第一比较量，所述伪CMOS反相器单元连接所述比较单元输出所述第一比较量的一端，用于对所述第一比较量进行处理，得到第二比较量；

所述译码器模块与所述比较器模块连接，用于对每一所述比较器输出的所述第二比较量进行译码处理，得到输出数字量；

所述伪CMOS反相器单元包括奇数个级联的伪CMOS反相器，其中最后一级的伪CMOS反相器的输出端与第一级的伪CMOS反相器的输入端通过第三薄膜晶体管连接，所述第一级的伪CMOS反相器的输入端连接所述比较单元输出所述第一比较量的一端；

所述伪CMOS反相器单元还包括D触发器，所述D触发器的输入端连接所述最后一级的伪CMOS反相器的输出端，所述D触发器的输出端用于输出所述第二比较量；

所述译码器模块包括第一门结构，第一门结构包括第一输入端、第二输入端、第三输入端、第四输入端、第一输出端、第二输出端、第五场效应管、第六场效应管、第七场效应管、第八场效应管、第九场效应管和第十场效应管；

所述第五场效应管的第一端、所述第六场效应管的第一端以及所述第七场效应管的第一端连接电源，所述第五场效应管的第二端连接所述第六场效应管的第二端、所述第九场效应管的第一端以及所述第十场效应管的第三端，所述第九场效应管的第二端和所述第十场效应管的第二端接地，所述第七场效应管的第二端连接所述第八场效应管的第一端，所述第八场效应管的第二端连接所述第九场效应管的第三端以及所述第十场效应管的第一端；

所述第五场效应管的第三端、所述第六场效应管的第三端、所述第七场效应管的第三端、所述第八场效应管的第三端、所述第九场效应管的第三端和所述第十场效应管的第三端均为栅极；所述第五场效应管的第二端为所述第一输出端，所述第十场效应管的第一端为所述第二输出端；

所述第五场效应管的第三端为所述第一输入端，所述第七场效应管的第三端为所述第二输入端，所述第六场效应管的第三端为所述第三输入端，所述第八场效应管的第三端为所述第四输入端；其中，所述第五场效应管、所述第六场效应管、所述第七场效应管、所述第八场效应管、所述第九场效应管和所述第十场效应管为薄膜晶体管；

所述第二比较量包括第一数字量和第二数字量，所述第一数字量与所述最后一级的伪CMOS反相器的输出端的电平状态相同，所述第二数字量与所述第一数字量的电平状态相反，其中一所述伪CMOS反相器单元的所述D触发器的第一数字量输入所述第一输入端以及第二数字量输入所述第二输入端，另一所述伪CMOS反相器单元的所述D触发器的第一数字量输入所述第三输入端以及第二数字量输入所述第四输入端；

所述比较器模块包括七个所述比较器，每一所述比较器包括一所述D触发器，分别为第一D触发器、第二D触发器、第三D触发器、第四D触发器、第五D触发器、第六D触发器、第七D触发器，所述译码器模块还包括第一数字量输出端、第二数字量输出端、第三数字量输出端，以及均与所述第一门结构相同的第二门结构、第三门结构、第四门结构、第五门结构、第六门结构、第七门结构以及第八门结构，其中所述第一数字量输出端、第二数字量输出端和第三数字量输出端用于输出所述输出数字量；

所述第一门结构的第一输入端输入所述第七D触发器的第一数字量，第一门结构的第二输入端输入所述第七D触发器的第二数字量，所述第一门结构的第三输入端输入所述第六D触发器的第二数字量，所述第一门结构的第四输入端输入所述第六D触发器的第一数字量，所述第一门结构的第一输出端连接所述第五门结构的第二输入端，所述第一门结构的第二输出端连接所述第五门结构的第一输入端；

所述第二门结构的第一输入端输入所述第五D触发器的第一数字量，第二门结构的第二输入端输入所述第五D触发器的第二数字量，所述第二门结构的第三输入端输入所述第四D触发器的第二数字量，所述第二门结构的第四输入端输入所述第四D触发器的第一数字量，所述第二门结构的第一输出端连接所述第五门结构的第四输入端，所述第二门结构的第二输出端连接所述第五门结构的第三输入端；

所述第三门结构的第一输入端输入所述第三D触发器的第一数字量，第三门结构的第二输入端输入所述第三D触发器的第二数字量，所述第三门结构的第三输入端输入所述第二D触发器的第二数字量，所述第三门结构的第四输入端输入所述第二D触发器的第一数字量，所述第三门结构的第一输出端连接所述第六门结构的第二输入端，所述第三门结构的第二输出端连接所述第六门结构的第一输入端；

所述第四门结构的第一输入端输入所述第六D触发器的第一数字量，第四门结构的第二输入端输入所述第六D触发器的第二数字量，所述第四门结构的第三输入端输入所述第四D触发器的第二数字量，所述第四门结构的第四输入端输入所述第四D触发器的第一数字量，所述第四门结构的第一输出端连接所述第七门结构的第二输入端，所述第四门结构的第二输出端连接所述第七门结构的第一输入端；

所述第五门结构的第一输出端连接所述第八门结构的第一输入端，所述第五门结构的第二输出端连接所述第八门结构的第二输入端；

所述第六门结构的第三输入端输入所述第一D触发器的第二数字量，所述第六门结构的第四输入端输入所述第一D触发器的第一数字量，所述第六门结构的第一输出端连接所述第八门结构的第三输入端，所述第六门结构的第二输出端连接所述第八门结构的第四输入端；

所述第七门结构的第三输入端输入所述第二D触发器的第二数字量，所述第七门结构的第四输入端输入所述第二D触发器的第一数字量，所述第七门结构的第一输出端为所述第二数字量输出端；

所述第八门结构的第一输出端为所述第一数字量输出端；

所述第三数字量输出端输出所述第四D触发器的第二数字量。