[发明专利]一种半导体集成电路器件及其使用方法

说明书

本发明公开了一种半导体集成电路器件及其使用方法。该半导体集成电路器件包括：至少两个存储区块，每一存储区块包括至少一个记忆细胞和两个隔离单元；第一位线，与每一存储区块对应，第一位线的两端分别与两个隔离单元连接，第一位线的中间部分与对应的存储区块内的所有记忆细胞连接；第二位线，与每一存储区块的隔离单元对应连接；选择驱动单元，与隔离单元对应连接。由于各个存储区块相互隔离，从而很好地解决了太多记忆细胞共同接收到高压而造成漏电的问题。此外，不同存储区块的记忆细胞可以共享一个字线驱动单元，从而可大大减少字线驱动单元的数量。

技术领域

本发明涉及半导体器件领域，尤其涉及一种电阻式随机存取存储器(RRAM)及其使用方法。

背景技术

近年来，以电阻转变效应为工作原理的电阻式随机存取存储器(ResistiveRandom Access Memory，RRAM)是最具应用前景的下一代非易失性存储器之一，与传统浮栅闪存相比，在器件结构、速度、可微缩性、三维集成潜力等方面都具有明显的优势。

现有的RRAM中的位线(bit line)设计多为不具有层级结构的一级位线，即一条位线上会连接大量记忆细胞(bit cell)。但采用这一结构，在同构加压进行设置(set)或者重置(reset)过程中，就很容易会因为太多记忆细胞共同接收到高压而造成漏电并致使对应的记忆细胞工作不正常的情况。再不改变现有结构的情况下，要解决这一问题，就需要限制单一位线上所连接的记忆细胞数量，这就会使RRAM的阵列增大，导致整个半导体器件的体积变大。

众所周知，随着可穿戴设备其其他智能终端的不断发展，人们对半导体器件的尺寸要求都趋于微缩化。因此，如何能在解决记忆细胞漏电问题的同时还能进一步缩小RRAM的体积，成为亟待解决的一个技术问题。

发明内容

针对以上技术问题，在本发明人创造性地发明了一种半导体集成电路器件及其使用方法。

根据本发明实施例的第一方面，提供一种半导体集成电路器件，该半导体集成电路器件包括：至少两个存储区块，其中，每一存储区块包括至少一个记忆细胞和两个隔离单元；第一位线，与每一存储区块对应，第一位线的两端分别与两个隔离单元连接，第一位线的中间部分与对应的存储区块内的所有记忆细胞连接；第二位线，与每一存储区块的每个隔离单元连接；选择驱动单元和驱动电路，驱动电路的一端与选择驱动单元连接，驱动电路的另一端与隔离单元对应连接。

根据本发明实施例的一实施方式，驱动电路的另一端与隔离单元对应连接，包括：驱动电路的另一端通过与第二位线共享线路的方式与隔离单元对应连接。

根据本发明实施例的一实施方式，半导体集成电路器件还包括第一源极线、第二源极线，其中，第一源极线与每一存储区块对应，第一源极线的两端分别与两个隔离单元连接，第一源极线的中间部分与对应的存储区块内的所有记忆细胞连接；第二源极线与每一存储区块的每个隔离单元连接。

根据本发明实施例的一实施方式，驱动电路的另一端与隔离单元对应连接，包括：驱动电路的另一端通过与第二源极线共享线路的方式与隔离单元对应连接。

根据本发明实施例的一实施方式，半导体集成电路器件还包括字线和字线驱动单元：字线，字线的一端与字线驱动单元连接，字线的另一端有至少两个分支线路，每一分支线路与每一存储区块中的一个记忆细胞连接。

根据本发明实施例的一实施方式，隔离单元具有第一状态和第二状态，其中，在隔离单元处于第一状态时，与隔离单元连接的线路电连通；在隔离单元处于第二状态时，与隔离单元连接的线路不连通；第一状态和第二状态的切换由选择驱动单元控制。

根据本发明实施例的第二方面，提供一种半导体集成电路器件的使用方法，该方法应用于上述任一项的半导体集成电路器件上，该方法包括：接收位址输入；根据位址输入确定要开启的驱动电路；向驱动电路发送开启信号以使驱动电路对应的隔离单元处于第一状态。