[发明专利]片上终端电路及存储器设备

说明书

本发明提供了一种片上终端电路及存储器设备，片上终端电路包括：信号输入端；接地端；第一晶体管，包括控制端、第一端及第二端，所述控制端及所述第一端与所述信号输入端电连接，所述第二端与所述接地端电连接；第二晶体管，包括控制端、第一端及第二端，所述第一端与所述信号输入端电连接，所述第二端与所述接地端电连接，随着所述信号输入端的电压的变化，所述第一晶体管的电阻的变化趋势与所述第二晶体管的电阻的变化趋势相反。本发明的优点在于，随着所述信号输入端的电压的变化，所述片上终端电路的电阻始终维持在一数值范围内，所述片上终端电路的电阻稳定性高，进而提高存储器设备的信号完整性。

技术领域

本发明涉及存储器领域，尤其涉及一种片上终端电路及存储器设备。

背景技术

存储器设备由于其容量和操作速度的增大而使信号完整性劣化。例如，随着存储器设备的操作速度的增大，存储器控制器连接到存储器设备的通道所传输数据的带宽可能增大，这会降低信号质量。因此，使用片上终端(ODT，On Die Termination)电路来降低信号噪声，防止信号在电路上形成反射。

对于存储器来说，信号完整性至关重要。因此，随着存储器运行速度的提升，对片上终端电路的要求变得非常严格。例如，根据LPDDR4规范，当焊盘电压在VDDQ的10％到50％之间时，片上终端电路的电阻必须位于特定区域内。

然而，现有的片上终端电路的电阻不稳定，不能满足需求。

发明内容

本发明所要解决的技术问题是，提供一种片上终端电路及存储器设备，其能够使片上终端电路的电阻维持稳定，以提高存储器设备信号完整性。

为了解决上述问题，本发明提供了一种片上终端电路，其包括：信号输入端；接地端；第一晶体管，包括控制端、第一端及第二端，所述控制端及所述第一端与所述信号输入端电连接，所述第二端与所述接地端电连接；第二晶体管，包括控制端、第一端及第二端，所述第一端与所述信号输入端电连接，所述第二端与所述接地端电连接，随着所述信号输入端的电压的变化，所述第一晶体管的电阻的变化趋势与所述第二晶体管的电阻的变化趋势相反。

进一步，所述第一晶体管工作在饱和区，所述第一晶体管的电阻的变化趋势为，随所述信号输入端的电压的增加而减小，或随所述信号输入端的电压的减小而增加。

进一步，所述第二晶体管工作在线性区，所述第二晶体管的电阻的变化趋势为，随所述信号输入端的电压的增加而增加，或随所述信号输入端的电压的减小而减小。

进一步，所述第二晶体管的控制端与电源电压电连接。

进一步，所述第二晶体管的控制端通过传输门与所述电源电压电连接。

进一步，所述片上终端电路还包括：反相器，具有输入端及输出端，所述输入端与所述信号输入端电连接；第三晶体管，具有控制端、第一端及第二端，所述控制端与所述反相器的所述输出端电连接，所述第一端与所述第二晶体管的控制端电连接，所述第二端与所述接地端电连接。

进一步，所述第一晶体管的第二端及所述第二晶体管的第二端通过使能单元与所述接地端电连接，所述使能单元根据控制信号而接通或断开，以控制所述第二端与所述接地端的接通及断开。

进一步，所述使能单元为NMOS晶体管。

本发明还提供一种存储器设备，其包括片上终端电路，所述片上终端电路包括：信号输入端；接地端；第一晶体管，包括控制端、第一端及第二端，所述控制端及所述第一端与所述信号输入端电连接，所述第二端与所述接地端电连接；第二晶体管，包括控制端、第一端及第二端，所述第一端与所述信号输入端电连接，所述第二端与所述接地端电连接，随着所述信号输入端的电压的变化，所述第一晶体管的电阻的变化趋势与所述第二晶体管的电阻的变化趋势相反。