[发明专利]半导体器件及其形成方法

说明书

本申请提供一种半导体器件及其形成方法，所述半导体器件的形成方法包括：提供半导体衬底；去除所述第一栅极结构的第一阻挡层和部分栅极层，使所述第一区域的栅极层顶面低于所述第二区域的栅极层顶面；在所述第二栅极结构两侧的半导体衬底中形成应力外延层；在所述第一区域的栅极层表面和所述应力外延层表面形成金属硅化物层。本申请提供的半导体器件及其形成方法，通过在研磨工艺之前将第一区域的栅极层高度降低，使第一区域栅极层的高度低于第二区域栅极层的高度，保证在后续的研磨工艺中，不会研磨到第一区域的金属硅化物层，从而避免研磨工艺行为发生异常。

技术领域

本申请涉及半导体技术领域，具体地涉及一种半导体器件及其形成方法。

背景技术

一般集成电路上会同时集成多种器件，如高压器件(HV device)、中压器件(MVdevice)和低压器件(LV device)，其中高压器件和中压器件的栅介质层厚度通常远大于低压器件的栅介质层厚度。例如低压器件的栅介质层厚度仅为几埃时，高压器件和中压器件的栅介质层厚度可以为几十埃，甚至为几百、几千埃。

高、中压器件与低压器件栅介质层之间较大的高度差，导致了在高、中压器件和低压器件的栅介质层上形成栅极层时，高、中压器件栅极层的表面也会远高于低压器件栅极层的表面。在后续研磨层间介电层和低压器件的金属栅时，很容易研磨到中压器件的栅极层，造成中压器件性能的缺陷，从而影响半导体器件的性能。

发明内容

本申请的技术问题是由于中压器件与低压器件栅介质层厚度之间的差异导致后续研磨工艺中会研磨到中压器件区的金属硅化物层，使研磨工艺行为异常，导致器件损坏。

为解决上述技术问题，本申请公开了一种半导体器件的形成方法，包括：所述半导体衬底包括第一区域、第二区域以及隔离第一区域和第二区域的隔离结构，所述第一区域的半导体衬底上形成有第一栅极结构，所述第一栅极结构的一端延伸至所述隔离结构，所述第二区域的半导体衬底上形成有第二栅极结构，所述第一栅极结构和所述第二栅极结构均包括栅介质层、位于栅介质层上的栅极层以及位于所述栅极层上的第一阻挡层；去除所述第一区域的第一阻挡层和部分栅极层，使所述第一区域的栅极层顶面低于所述第二区域的栅极层顶面；在所述第二栅极结构两侧的半导体衬底中形成应力外延层；在所述第一区域的栅极层表面和和所述应力外延层表面形成金属硅化物层。

在本申请的实施例中，去除所述第一栅极结构的第一阻挡层和部分栅极层的工艺包括：在所述第二区域上形成光刻胶层；刻蚀所述第一区域的第一阻挡层和部分栅极层，使所述第一区域的栅极层顶面低于所述第二栅极结构的栅极层顶面；去除所述光刻胶层。

在本申请的实施例中，去除的栅极层厚度为100埃至400埃。

在本申请的实施例中，去除所述第一区域的第一阻挡层和部分栅极层后，所述第一区域的栅极层顶面与所述第二区域的栅极层顶面之间的高度差为200埃～500埃。

在本申请的实施例中，所述第一区域的栅介质层厚度为100埃～300埃，所述第二区域的栅介质层厚度为10埃～100埃。

在本申请的实施例中，形成应力外延层之前，还包括在所述第一区域的栅极层和栅介质层两侧以及第二栅极结构两侧形成偏移侧墙：在所述第一区域和第二区域的半导体衬底表面、第一区域的栅极层表面和侧面、第一区域的栅介质层侧面、第二栅极结构的表面和侧面，以及所述隔离结构表面沉积的第二阻挡层；刻蚀所述第二阻挡层，仅保留位于所述第一区域的栅极层和栅介质层两侧以及第二栅极结构两侧的第二阻挡层，形成偏移侧墙。

在本申请的实施例中，所述第二阻挡层的材料包括氮化硅、氧化硅、氮氧化硅及碳氮化硅中的至少一种。

在本申请的实施例中，在所述第二栅极结构两侧的半导体衬底中形成应力外延层的工艺包括：在所述第二栅极结构的偏移侧墙两侧形成第一侧墙；刻蚀所述第一侧墙两侧的半导体衬底，形成凹槽；在所述凹槽中生长应力外延层。