[发明专利]计算器件以及方法

说明书

在一些示例中，计算器件包括多个数模转换器(DAC)，多个数模转换器的输出连接到相应的运算放大器、并且输出连接到相应的晶体管的栅极，分别与相应的存储器元件形成串联组合。串联组合连接在参考电压点和导线之间。模数转换器在输入处连接到导线。DAC生成的模拟信号的导通时段长度对应于DAC输入处的相应的数。晶体管生成电流，电流指示相应DAC的输出信号的电平以及用于导通时段的相应存储器元件的存储器状态。组合的电流将具有寄生电容的导线充电或放电到电压，该电压指示由存储器状态加权的数的和。电压被转换成加权和的数字表示。本申请的实施例还涉及一种计算的方法。

技术领域

本申请的实施例涉及计算器件以及方法。

背景技术

本公开总体上涉及在数据处理中使用的存储器阵列，诸如乘法累加操作。在某些存储器阵列中，确定通过每个存储器单元的电流以明确单元的存储器状态。由于存储器单元的某些特性的变化，单元电流会显著变化。正在努力使单元电流变化或这种变化的影响最小化。

发明内容

根据本申请的一方面，提供了一种计算器件，包括：第一多个存储器元件，布置在第一阵列中在第一方向上延伸，并且分别包括两个端以及位于所述两个端之间的电流路径；第一导线，沿所述第一方向延伸；第一多个晶体管，分别具有源极、漏极和位于所述源极和所述漏极之间的电流路径、以及栅极，所述第一多个晶体管中的每个的所述电流路径与所述第一多个存储器元件中的相应一个的所述电流路径形成串联组合，所述串联组合连接在第一电压参考点和所述第一导线之间；以及第一多个放大器，分别具有连接到所述第一多个晶体管中的相应一个的所述栅极的输出端。

根据本申请的另一方面，提供了一种计算器件，包括：第一多个存储器元件，布置在第一阵列中在第一方向上延伸，并且分别包括两个端以及位于所述两个端之间的电流路径；第一多个晶体管，分别具有源极、漏极和位于所述源极和所述漏极之间的电流路径、以及栅极，所述第一多个晶体管中的每个的所述电流路径与所述第一多个存储器元件中的相应一个的所述电流路径形成串联组合，所述串联组合可切换地连接在第一电压参考点和第二电压参考点之间；第一多个放大器，分别具有连接到所述第一多个晶体管中的相应一个的所述栅极的输出端；第二多个存储器元件，布置在阵列中在所述第一方向上延伸，分别包括两个端以及位于所述两个端之间的电流路径；以及第一导线，在所述第一方向上延伸；第二多个晶体管，分别具有源极、漏极和位于所述源极和所述漏极之间的电流路径、以及栅极，所述第二多个晶体管中的每个的所述电流路径与所述第二多个存储器元件中的相应一个的所述电流路径形成串联组合，所述串联组合连接在第一电压参考点和所述第一导线之间，所述第一多个放大器中的每个的所述输出端连接到所述第二多个晶体管中的相应一个的所述栅极。

根据本申请的又一方面，提供了一种计算的方法，包括：将分别指示相应的第一数的第一多个数字输入信号转换成分别具有导通时段的第一相应的多个模拟信号，所述导通时段的长度指示所述相应的第一数；生成第一多个电流，分别通过第一多个存储器单元中的相应一个，所述第一多个存储器单元中的每个处于相应的存储器状态下，所述第一多个电流中的每个的大小指示所述第一数中的相应一个和相应的所述存储器单元的所述状态；通过利用所述第一多个电流对导线进行充电或放电来在所述导线上生成第一模拟信号；以及将所述第一模拟信号转换成第一数字输出信号。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。

图1是示出根据一些实施例的具有数模转换器和模数转换器(DAC/ADC)的计算器件的示例的框图。

图2是示出根据一些实施例的直接控制开关位单元的电路图。

图3是示出根据一些实施例的系统的示例DAC输出信号的信号图。

图4是示出根据一些实施例的示例计算器件的电路图。