[发明专利]芯片封装结构及方法

说明书

本发明涉及半导体技术领域，具体涉及一种芯片封装结构及方法。其中，结构包括：基板，具有容纳空间；重布线层，设置在所述容纳空间以及所述基板的表面；第一芯片单元，设置在所述容纳空间内的重布线层上且具有第一导电连接点；其中，所述第一导电连接点与所述重布线层连接；第一封装层，填充所述容纳空间。本发明提供的芯片封装结构，在基板的容纳空间以及基板的表面设置重布线层，并将第一芯片单元设置在所述容纳空间内，与重布线层连接，节约封装结构的空间尺寸、提高集成度，利用第一封装层填充容纳空间，将第一芯片单元进行封装，避免出现翘曲较大的问题。

技术领域

本发明涉及半导体技术领域，具体涉及一种芯片封装结构及方法。

背景技术

在封装第一芯片单元和第二芯片单元芯片时，目前较为传统的方案有：将第一芯片单元和第二芯片单元安放在封装基板的一侧，或者，在封装基板两侧分别安放第一芯片单元和第二芯片单元。

这两种方案，均使用塑封层将第一芯片单元和第二芯片单元完全塑封，而且封装时，封装过程中需使用大量的塑封材料，在不利于封装结构散热的同时，也会容易产生较大的翘曲问题，导致产品的良率变低；且第一芯片单元和第二芯片单元均凸出于封装基板的表面，使得封装结构的体积较大，导致系统的集成度变低，不利于目前更高密度的封装要求。

因此，现有的芯片封装结构体积较大、集成度较低、翘曲较大，不利于高密度的封装要求，而且还面临着产品良率变低的问题。

发明内容

有鉴于此，本发明实施例提供了一种芯片封装结构及方法，以解决现有芯片封装结构体积大、集成度低、翘曲较大的问题。

根据第一方面，本发明实施例提供了一种芯片封装结构，包括：基板，具有容纳空间；重布线层，设置在所述容纳空间以及所述基板的表面；第一芯片单元，设置在所述容纳空间内的重布线层上且具有第一导电连接点；其中，所述第一导电连接点与所述重布线层连接；第一封装层，填充所述容纳空间。

本发明实施例提供的芯片封装结构，在基板的容纳空间以及基板的表面设置重布线层，并将第一芯片单元设置在所述容纳空间内，与重布线层连接，节约封装结构的空间尺寸、提高集成度，利用第一封装层填充容纳空间，将第一芯片单元进行封装，避免出现翘曲较大的问题。

可选地，所述第一封装层的表面与所述第一芯片单元远离所述第一导电连接点的表面平齐。

本发明实施例将所述第一封装层的表面与所述第一芯片单元远离所述第一导电连接点的表面平齐设置的原因是，不仅在能够将所述第一芯片单元在所述容纳空间内进行封装的情况下，最大程度节省所述第一封装层的材料用量，而且为后续在所述第一芯片单元远离所述第一导电连接点的表面上制作其他芯片提供了基础。

可选地，所述芯片封装结构还包括：第二芯片单元，堆叠设置在所述第一芯片单元远离所述第一导电连接点的表面上；其中，所述第二芯片单元与所述重布线层连接。

可选地，所述第二芯片单元包括至少两个堆叠设置的芯片；其中，沿所述芯片的堆叠方向，所述芯片的长度依次减小，且所述至少两个堆叠设的芯片的一端对齐，另一端设置有与所述重布线层连接的第二导电连接点。

本发明实施例提供的芯片封装结构，将第二芯片单元中的芯片按照长度的大小，依次堆叠设置，能够将芯片的第二导电连接点露出，方便打线后与重布线层电连接，最大程度节省空间尺寸，使得所述封装结构的体积更小。

可选地，所述芯片封装结构还包括有覆盖所述第二芯片单元的第二封装层。

可选地，所述第二封装层上设置有散热密封层。

本发明实施例提供的芯片封装结构，利用第二封装层将第二芯片单元进行封装，将所述第二芯片单元中的芯片进行固定、与外界隔绝，避免出现芯片偏移问题；在所述第二封装层的表面设置散热密封层，能够改善所述封装结构的散热性能。