[发明专利]一种用于电路系统的分层序贯测试性建模方法

说明书

本发明目的在于提供一种可用于电路系统的分层序贯测试性建模方法，属于电子产品测试性分析与设计领域。首先确定电路系统的故障集与可用物理测点集，并通过建立多信号流图模型确定其中故障信息传播路径；以故障信息传播路径为依据，构建故障至测点的最短路径矩阵；随后以信息熵为依据确立测点可用度排序；仿真获取各故障状态下测点电信号波形；以确定的优先级排序提取各测点的可用特征，并依次增补形成故障‑测试特征矩阵；对每次增补后的矩阵充足性进行验证，直至满足规定要求，给出所需的测试性模型。本发明解决了测试性建模中测点可用性评价和序贯增补建模终止时机的判定问题，为电路系统的测试性建模提供了有效手段。

技术领域

本发明涉及一种用于电路系统的分层序贯测试性建模方法，属于电子产品测试性分析与设计领域。

背景技术

随着电路系统集成度的不断提升，其潜在故障数及故障类型也显著增加。对于复杂的电路系统，对其中各故障均单独进行器件级的故障特征挖掘分析，无疑会浪费大量的测试费用与时间成本。更为重要的是，对于各器件故障特征的简单集成，并未考虑到不同故障的特征响应具有潜在的相似性。在此情况下，某一故障发生极可能引起其他故障对应特征的响应异常，从而无法定位真实故障。为此，系统综合诊断技术应运而生，在综合考虑研究和测试成本、故障诊断效果、可靠性与维修性等因素的前提下，结合器件故障模型与在线监测技术解决诊断难题。系统综合诊断技术的基础是建立明确的故障集与各项测试特征间的映射关系，即测试性建模技术。

测试性模型通常以布尔矩阵形式(相关性矩阵，Dependency Matrix，也被称为D矩阵)表示故障与测试之间的映射关系，目前常用的建模方法可以概括为基于图论的建模方法和基于仿真的建模方法。基于图论思想的测试性建模方法，通过有向图方式将故障与测试之间的物理连接及传播路径关系进行描述，目前广泛应用的方法包括R.De Paul提出的相关性模型；Sheppard提出的信息流模型；Pattipati提出的多信号流图模型。上述这些模型主要适用于功能层级清晰、具有模块化结构的系统。基于仿真技术的定量建模方法，具有准确的故障模拟与特征挖掘能力，有利于解决电路系统测试性建模难题。然而基于仿真的建模方法存在的原始数据和测试维度爆炸问题，仅适用于小规模集成系统。对于同时具有大规模、高集成度、非线性特点的电路系统而言，单独利用图论或仿真方法均无法解决其测试性建模问题。通过结合图论方法形式简单直观和仿真技术利于故障信息定量挖掘的优势，从而在保证模型简洁性的前提下兼顾建模效率，可有效解决电路系统测试性建模困难的问题。

发明内容

本发明为了解决电路系统测试性建模困难的问题，提出了一种融合图论与仿真技术的分层序贯测试性建模方法。

本发明所述一种用于电路系统的分层序贯测试性建模方法，包括以下步骤：

步骤一：根据电路系统的组成、功能特点以及历史故障信息，确定其由元器件失效或故障造成的维度为m的故障集F＝{f₁,f₂,…,f_m}及容量为q的可用物理测点集ATP＝{atp₁,atp₂,…,atp_q}，建立多信号流图模型确定各故障的信息传播路径；

步骤二：基于步骤一所建立的故障信息传播路径，构建m个故障至q个测点的最短路径矩阵SP，矩阵中的元素sp_ij表示由故障f_i至测点atp_j所需经历的最少有向边数；

步骤三：采用故障信息传播衰减模型，结合步骤二所确定的故障-测点最短路径矩阵计算各测点对应的信息熵，用于描述各测点所含故障信息的复杂程度，以信息熵升序确立测点可用度优先级排序；

步骤四：采用电路仿真软件建立电路系统行为模型，模拟获取系统中各类元器件故障状态下的各测点的时域电压及电流信号波形；