[发明专利]一种智能电子导览路牌

权利要求书

1.一种智能电子导览路牌，其特征在于：包括主控芯片单元、存储器单元、内存单元、WIFI模块、USB模块、以太网模块、按键单元、音频单元、视频单元和摄像头单元，存储器单元、WIFI模块、USB模块、以太网模块、按键单元、音频单元、视频单元和摄像头单元均与主控芯片连接；

主控芯片单元包括主控芯片、定时器单元和晶体，晶体与主控芯片的主晶振输入端连接，定时器单元包括辅助晶振单元和计时器单元，辅助晶振单元包括晶体Y2、电容C29、电容C40和电阻R33，晶体Y2的两端与主控芯片的辅助晶振输入端连接，晶体Y2的两端还分别通过电容C39和电容C40连接地线，电阻R33连接在晶体Y2的两端之间，晶体Y2的外壳接地；

计时器单元包括晶体Y4、电容C337、计时芯片U62、电阻R118、电阻R117、二极管D61、二极管D62、电容C338、扣电池BAT1和电阻R101、晶体Y4的两端分别连接计时芯片U62的1脚和2脚，晶体Y4的外壳接地，计时芯片U62的1脚通过电容C337连接计时芯片U62的4脚，计时芯片U62的3脚通过电阻R101连接主控芯片的一个IO口，计时芯片U62的5脚和6脚分别连接主控芯片的两个IO口，电阻R118和电阻R117为计时芯片U62的5脚和6脚上的上拉电阻，二极管D61的负极连接计时芯片U62的8脚、正极连接正电源，二极管D62的负极连接计时芯片U62的8脚、正极连接口电池BAT1，电容C338为计时芯片U62的8脚上的滤波电容；

存储器单元包括NANDFLASH芯片U11和内嵌式存储器U10A，NANDFLASH芯片U11和内嵌式存储器U10A均与主控芯片通过IO口通信；

内存单元包括DDR3内存条UE1和DDR3内存条UE2，DDR3内存条UE1和DDR3内存条UE2均与主控芯片通过IO口进行通信；

摄像头单元包括摄像头接口CON1和电平转换电路、摄像头接口CON1包括CSI-SCK脚、CSI-SDA脚、I2C-SCK/AP-UTX脚、I2C-SDA/AP-URX脚、MCSI-MCLK脚、MCSI-CKN脚、MCSI-CKP脚、MCSI-D1N脚、MCSI-D1P脚、MCSI-D0N脚、MCSI-D0P脚、MCSI-RESET脚、MCSI-PWDN脚、DVP-D0～DVP-D11脚、DVP-VSYNC脚、DVP-HSYNC脚、DVP-RESET脚和DVP-PWDN脚，MCSI-CKN脚、MCSI-CKP脚、MCSI-D1N脚、MCSI-D1P脚、MCSI-D0N脚、MCSI-D0P脚、MCSI-RESET脚、MCSI-PWDN脚、DVP-D0～DVP-D11脚、DVP-VSYNC脚、DVP-HSYNC脚、DVP-RESET脚和DVP-PWDN脚分别连接主控芯片的不同的IO口；

电平转换电路包括电压转换芯片U12、电容C370、电容C371、MOS管Q3、MOS管Q4、MOS管Q11、MOS管Q12、电阻R36、电阻R88、电阻R89、电阻R37、电阻R129、电阻R131、电阻R130、电阻R123、电阻R127和电阻R128，电压转换芯片U12的3脚连接MCSI-MCLK脚、1脚连接电源VCC-PB、4脚连接主控芯片的一个IO口、6脚连接电源VCC-3V3；

MOS管Q3的D极连接主控芯片的一个IO口、G极连接电源VCC-PB、S极连接CSI-SCK脚，电阻R88的一端连接电源VCC-3V3、另一端连接MOS管Q3的D极，电阻R36的一端连接电源VCC-PB、另一端连接MOS管Q3的S极；

MOS管Q4的D极连接主控芯片的一个IO口、G极连接电源VCC-PB、S极连接CSI-SDA脚，电阻R89的一端连接电源VCC-3V3、另一端连接MOS管Q4的D极，电阻R37的一端连接电源VCC-PB、另一端连接MOS管Q4的S极；

MOS管Q127的D极连接主控芯片的一个IO口、G极连接电源VCC-PB、S极连接I2C-SCK/AP-UTX脚，电阻R129的一端连接电源VCC-3V3、另一端连接MOS管Q127的D极，电阻R131的一端连接电源VCC-PB、另一端连接MOS管Q127的S极；电阻R127的一端连接MOS管Q127的S极、另一端连接MOS管Q127的D极；

MOS管Q128的D极连接主控芯片的一个IO口、G极连接电源VCC-PB、S极连接I2C-SDA/AP-URX脚，电阻R130的一端连接电源VCC-3V3、另一端连接MOS管Q128的D极，电阻R132的一端连接电源VCC-PB、另一端连接MOS管Q128的S极；电阻R128的一端连接MOS管Q128的S极、另一端连接MOS管Q128的D极。