[发明专利]一种含超级结的3C-SiC外延结构及其制备方法在审
申请号: | 202010450746.8 | 申请日: | 2020-05-25 |
公开(公告)号: | CN111477542A | 公开(公告)日: | 2020-07-31 |
发明(设计)人: | 左万胜;钮应喜;乔庆楠;刘洋;张晓洪;刘锦锦;袁松;史田超;史文华;钟敏 | 申请(专利权)人: | 芜湖启迪半导体有限公司 |
主分类号: | H01L21/04 | 分类号: | H01L21/04;H01L29/06 |
代理公司: | 芜湖安汇知识产权代理有限公司 34107 | 代理人: | 尹婷婷 |
地址: | 241000 安徽省芜湖市弋江*** | 国省代码: | 安徽;34 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 超级 sic 外延 结构 及其 制备 方法 | ||
1.一种含超级结的3C-SiC外延结构的制备方法,其特征在于,所述制备方法包括以下步骤:
(1)在衬底上生长N型外延层;
(2)由N型外延层的表面向下刻蚀沟槽;
(3)向沟槽内填充P型外延层;
(4)CMP抛光,抛去在填充的过程中台面顶部过生长的外延层,直至得到表面光滑的N型、P型交替的外延层表面;
(5)在表面光滑的N型、P型交替的外延层表面上生长3C-SiC外延层。
2.根据权利要求1所述的制备方法,其特征在于,所述步骤(2)和步骤(3)之间还包括在沟槽内生长本征缓冲层的步骤,和/或,所述步骤(4)和步骤(5)之间还包括对表面光滑的N型、P型交替的外延层表面进行图形化处理的步骤。
3.根据权利要求1或2所述的制备方法,其特征在于,反复重复所述步骤(1)-步骤(4)继续在光滑的N型、P型交替的外延层表面上生长N型外延层、刻蚀沟槽并进行填充,并保持步骤(2)中沟槽刻蚀位置不变但后续刻蚀深度为整个N型外延层厚度,进一步实现15μm以上的深沟槽的刻蚀与填充。
4.根据权利要求1或2所述的制备方法,其特征在于,步骤(2)中,沟槽深度5-15μm,沟槽侧壁倾角86~90°,沟槽底部与顶部宽度一致,均为2~2.5μm。
5.根据权利要求1或2所述的制备方法,其特征在于,所述N型外延层的厚度为5~20μm;所述本征缓冲层的厚度为10~100nm;所述3C-SiC外延层的厚度为3~10μm。
6.根据权利要求1或2所述的制备方法,其特征在于,步骤(3)中,所述P型外延层的填充工艺为:向外延腔中通入H2、含氯的硅源气体、碳源、HCl和Al掺杂剂,在1600~1700℃、400~600mbar压力下进行沟槽填充,直至沟槽填满。
7.根据权利要求6所述的制备方法,其特征在于,所述H2、含氯的硅源气体、碳源、HCl和Al掺杂剂的流量分别为50~150slm、50~100sccm、50~100sccm、1000~5000sccm和500~1000sccm,并且控制Cl/Si=20~50。
8.根据权利要求2所述的制备方法,其特征在于,图形化处理时,图形深度为1-2μm,图形尺寸为3-20μm,图形间隔为3-20μm。
9.根据权利要求1或2所述的制备方法,其特征在于,步骤(5)中,所述3C-SiC外延层的生长工艺为:向外延腔中通入H2、含氯的硅源气体、碳源和N2掺杂剂,在1400~1550℃、50~600mbar压力下生长3C-SiC外延层;所述H2、含氯的硅源气体、碳源、和N2掺杂剂的流量为50~200slm,100~500sccm、100~500sccm和50~100sccm。
10.如权利要求1-9任意一项所述的制备方法制备的得到的含超级结的3C-SiC外延结构。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于芜湖启迪半导体有限公司,未经芜湖启迪半导体有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010450746.8/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造