[发明专利]基于RAM数据动态更新的数据存储方法、装置和系统

说明书

本发明提供了一种基于RAM数据动态更新的数据存储方法、装置和系统，应用于显示设备的RAM模块，RAM模块包括：第一RAM和第二RAM，方法包括：获取待写入数据组；待写入数据组包括至少一个数据行，每个数据行包括至少一个数据；将待写入数据组的奇数行的第奇数个数据，和待写入数据组的偶数行的第偶数个数据写入第一RAM；将待写入数据组的奇数行的第偶数个数据，和待写入数据组的偶数行的第奇数个数据写入第二RAM。本发明缓解了现有技术中存在RAM的逻辑控制部分比较复杂的技术问题。

技术领域

本发明涉及数据存储技术领域，尤其是涉及一种基于RAM数据动态更新的数据存储方法、装置和系统。

背景技术

对于显示产品，例如手机或者电视等，为了满足显示需求会使用随机存储存储器(Random Access Memory，缩写：RAM)来存储数据，芯片布局一般会采用将RAM分布在控制逻辑的两边的方式，这样可以实现同时写或读两部分的RAM。进一步地，为了应对局部动态更新数据，会将左边及右边的RAM再一分为二，即两边各有2块RAM，这样就可以应对所有的动态更新数据的要求。但是这种将左右两边的RAM再一分为二的布局方式的逻辑控制部分很复杂，也会增加一定的面积。

发明内容

有鉴于此，本发明的目的在于提供一种基于RAM数据动态更新的数据存储方法、装置和系统，以缓解了现有技术中存在RAM的逻辑控制部分比较复杂的技术问题。

第一方面，本发明实施例提供了一种基于RAM数据动态更新的数据存储方法，应用于显示设备的RAM模块，所述RAM模块包括：第一RAM和第二RAM，所述方法包括：获取待写入数据组；所述待写入数据组包括至少一个数据行，每个数据行包括至少一个数据；将所述待写入数据组的奇数行的第奇数个数据，和所述待写入数据组的偶数行的第偶数个数据写入所述第一RAM；将所述待写入数据组的奇数行的第偶数个数据，和所述待写入数据组的偶数行的第奇数个数据写入所述第二RAM。

进一步地，所述方法还包括：对目标数据组进行数据更新操作；所述目标数据组为所述待写入数据组或所述待写入数据组中的部分数据。

进一步地，对目标数据组进行数据更新操作，包括：将第一数据写入所述第一RAM的同时，将第二数据写入所述第二RAM；其中，所述第一数据和所述第二数据为所述目标数据组中的数据；且，所述第一数据为所述待写入数据组的奇数行的第奇数个数据，或所述待写入数据组的偶数行的第偶数个数据；所述第二数据为所述待写入数据组的奇数行的第偶数个数据，或所述待写入数据组的偶数行的第奇数个数据。

第二方面，本发明实施例还提供了一种基于RAM数据动态更新的数据存储装置，应用于显示设备，包括：第一RAM，第二RAM和控制逻辑模块；所述控制逻辑模块，用于获取待写入数据组，并将所述待写入数据组写入所述第一RAM和/或所述第二RAM；所述待写入数据组包括至少一个数据行，每个数据行包括至少一个数据；所述第一RAM，用于存储所述待写入数据组的奇数行的第奇数个数据，和所述待写入数据组的偶数行的第偶数个数据；所述第二RAM，用于存储所述待写入数据组的奇数行的第偶数个数据，和所述待写入数据组的偶数行的第奇数个数据。

进一步地，所述第一RAM和所述第二RAM分别设置在所述控制逻辑模块的两边。

进一步地，所述控制逻辑模块，还用于：对目标数据组进行数据更新操作；所述目标数据组为所述待写入数据组或所述待写入数据组中的部分数据。

进一步地，所述控制逻辑模块还用于：将第一数据写入所述第一RAM的同时，将第二数据写入所述第二RAM；其中，所述第一数据和所述第二数据为所述目标数据组中的数据；且，所述第一数据为所述待写入数据组的奇数行的第奇数个数据，或所述待写入数据组的偶数行的第偶数个数据；所述第二数据为所述待写入数据组的奇数行的第偶数个数据，或所述待写入数据组的偶数行的第奇数个数据。