[发明专利]三维存储器的制作方法

说明书

本发明提供了一种三维存储器的制作方法。该方法在形成牺牲层的工艺中，顶层牺牲层对底层牺牲层具有第一刻蚀选择比A，顶层牺牲层对中间牺牲层具有第二刻蚀选择比B，其中，A≤B≤1，且A≠1，从而通过在牺牲层的沉积阶段通过改变材料组分，在湿法刻蚀去除上述牺牲层的工艺中改变了牺牲层的刻蚀速率，使位于下层的牺牲层相比于上层的牺牲层的刻蚀速率更大，上述刻蚀速率的差异能够平衡工艺中刻蚀负载效应而导致的下层牺牲层与上层牺牲层的刻蚀速率的差异，降低了与上层牺牲层接触的部分电荷阻挡层受到的损伤，有效解决了电荷阻挡层在上下位置损伤不均的问题，提高了电荷阻挡层在上下位置的台阶覆盖能力。

技术领域

本发明涉及半导体技术领域，具体而言，涉及一种三维存储器的制作方法。

背景技术

现有技术中，闪存(Flash Memory)存储器的主要功能是在不加电的情况下能长期保持存储的信息，具有集成度高、存取速度快、易于擦除和重写等优点，因而在电子产品中得到了广泛的应用。为了进一步提高闪存存储器的位密度(Bit Density)，同时减少位成本(Bit Cost)，进一步提出了三维NAND闪存存储器。

存储结构是三维存储器的关键结构，常用的存储结构包括电荷阻挡层、电荷俘获层、隧穿层和沟道层，起到控制存储器电荷存储的功能。目前，三维NAND闪存存储器中存储结构的制作工艺通常是在堆叠结构中形成沟道通孔，然后沿沟道通孔的侧壁顺序沉积形成。

上述存储结构中的电荷阻挡层一般是高禁带宽度的二氧化硅，主要起到栅极侧电荷阻挡作用，具体具有以下作用：

1.防止在编程或擦除操作中存储结构和栅极发生电荷隧穿，造成编程失败或擦除失败；

2.防止在静态时电子在存储结构中由于热运动或辐射，隧穿通过电荷阻挡层进入栅极层，造成阈值电压漂移。

然而，由于上述电荷阻挡层形成于栅极层之前，在完成沟道通孔工艺后，去除牺牲层时，会对已形成电荷阻挡层造成损伤，而由于刻蚀负载效应(loading effect)，上层牺牲层先被刻蚀完成，与上层牺牲层接触的部分电荷阻挡层会先受到损伤，相对而言与下层牺牲层接触的部分电荷阻挡层损伤较轻，结果会导致分别与上下层牺牲层接触的电荷阻挡层厚度不均匀，从而增大了上层字线(WL)背栅的漏电风险。

并且，由于与上层牺牲层接触的部分电荷阻挡层损伤较多，栅极向沟道方向深入，从而导致上层字线编程耦合效应增强，对于TLC(3bit/cell)或QLC(4bit/cell)编程而言，使上层字线多个编程态之间距离不足，容易造成数据读取失效。

发明内容

本发明的主要目的在于提供一种三维存储器的制作方法，以解决现有技术中三维存储器的制作工艺易导致上层字线(WL)背栅的漏电风险较大的问题。

为了实现上述目的，根据本发明的一个方面，提供了一种三维存储器的制作方法，包括以下步骤：S1，在衬底上形成堆叠结构，堆叠结构包括沿远离衬底的方向交替层叠的牺牲层和隔离层，牺牲层包括顶层牺牲层、底层牺牲层和位于顶层牺牲层和底层牺牲层之间的中间牺牲层，顶层牺牲层对底层牺牲层具有第一刻蚀选择比A，顶层牺牲层对中间牺牲层具有第二刻蚀选择比B，其中，A≤B≤1，且A≠1；S2，在堆叠结构中形成贯穿至衬底的沟道通孔，并在沟道通孔的侧壁上形成存储结构，存储结构中具有覆盖于侧壁的电荷阻挡层；S3，在堆叠结构中形成贯穿至衬底的共源极沟槽，对牺牲层进行湿法刻蚀，以去除各牺牲层；S4，在对应牺牲层的位置形成控制栅结构，以使控制栅结构与电荷阻挡层接触，并在共源极沟槽中形成导电通道。

进一步地，中间牺牲层为多层，按照各中间牺牲层自上而下的顺序，顶层牺牲层对各中间牺牲层的第二刻蚀选择比B依次减小。

进一步地，中间牺牲层为多层，且多层中间牺牲层包括至少一层上层中间牺牲层和至少一层下层中间牺牲层，顶层牺牲层对各上层中间牺牲层的刻蚀选择比等于1，顶层牺牲层对各下层中间牺牲层的刻蚀选择比小于1。