[发明专利]提升SRAM芯片写能力的差分电源电路

权利要求书

1.一种提升SRAM芯片写能力的差分电源电路，其特征在于包括一个反相器和两个差分虚拟电源产生电路，所述的反相器的输入端作为所述的差分电源电路的第一个输入端，所述的差分电源电路的第一个输入端接入第一个输入信号，所述的反相器的输出端输出为第一个输入信号的互补信号，两个所述的差分虚拟电源产生电路镜像对称，将两个所述的差分虚拟电源产生电路分别称为第一个差分虚拟电源产生电路和第二个差分虚拟电源产生电路，所述的第一个差分虚拟电源产生电路包括第一个或非门、第一个PMOS管、第一个NMOS管、第二个NMOS管和第一个虚拟电源线，所述的第一个或非门具有第一输入端、第二输入端和输出端，所述的第一个或非门的第一输入端与所述的反相器的输出端连接，所述的第一个或非门的第二输入端作为所述的差分电源电路的第二个输入端，所述的差分电源电路的第二个输入端接入第二个输入信号BL，所述的第一个或非门的输出端分别与所述的第一个PMOS管的栅极和所述的第一个NMOS管的栅极相连，所述的第一个PMOS管的源极与全局电源VDD相连，所述的第一个PMOS管的漏极和所述的第一个NMOS管的漏极均与所述的第一个虚拟电源线的一端相连，所述的第一个NMOS管的源极与所述的第二个NMOS管的漏极相连，所述的第二个NMOS管的栅极、所述的第二个NMOS管的源极均与全局电源VDD相连，所述的第二个NMOS管形成一个二极管结构，所述的第一个虚拟电源线的另一端为差分电源电路的第一个输出端，所述的第二个差分虚拟电源产生电路包括第二个或非门、第二个PMOS管、第三个NMOS管、第四个NMOS管和第二个虚拟电源线，所述的第二个或非门具有第一输入端、第二输入端和输出端，所述的第二个或非门的第一输入端与所述的反相器的输出端连接，所述的第二个或非门的第二输入端作为所述的差分电源电路的第三个输入端，所述的差分电源电路的第三个输入端接入第三个输入信号，第三个输入信号为第二个输入信号的互补信号，所述的第二个或非门的输出端分别与所述的第二个PMOS管的栅极和所述的第三个NMOS管的栅极相连，所述的第二个PMOS管的源极与全局电源VDD相连，所述的第二个PMOS管的漏极和所述的第三个NMOS管的漏极分别与所述的第二个虚拟电源线的一端相连，所述的第三个NMOS管的源极与所述的第四个NMOS管的漏极相连，所述的第四个NMOS管的栅极、所述的第四个NMOS管的源极均与全局电源VDD相连，所述的第四个NMOS管也形成一个二极管结构，所述的第二个虚拟电源线的另一端为差分电源电路的第二个输出端；当所述的差分电源电路应用于SRAM芯片时，所述的差分电源电路的第一个输入端接入SRAM芯片内存储阵列的列选信号，所述的差分电源电路的第二个输入端与SRAM芯片内存储阵列的对应的一列的存储单元的位线相连，所述的差分电源电路的第三个输入端与SRAM芯片内存储阵列的对应的一列的存储单元的反相位线相连，所述的差分电源电路的第一个输出端与SRAM芯片内存储阵列的对应的一列的存储单元的第一个电源端相连，所述的差分电源电路的第二个输出端与SRAM芯片内存储阵列的对应的一列的存储单元的第二个电源端相连，当SRAM芯片在保持模式下时，所述的第一个虚拟电源线和所述的第二个虚拟电源线的电压均等于全局电源VDD，此时所述的差分电源电路的第一个输出端和第二个输出端的输出全局电源VDD给SRAM芯片内存储阵列的对应的一列的存储单元提供数据保持电压；当SRAM芯片进行写“0“操作时，所述的第一个虚拟电源线的电压降为VDD-ΔV1，ΔV1为第一个NMOS管和第二个NMOS管上的电压降，而所述的第二个虚拟电源线的电压等于全局电源VDD，此时所述的第一个虚拟电源线和所述的第二个虚拟电源线形成负的差分电压差，提高SRAM芯片的写“0”能力；当SRAM芯片进行写“1“操作时，则所述的第一个虚拟电源线的电压等于全局电源VDD，而所述的第二个虚拟电源线的电压降为VDD-ΔV2，ΔV2为第三个NMOS管和第四个NMOS管上的电压降，此时所述的第一个虚拟电源线和所述的第二个虚拟电源线也形成负的差分电压差，提高SRAM芯片的写“1”能力。