[发明专利]一种mini PCIE密码卡、数据通信系统及方法

权利要求书

1.一种mini PCIE密码卡，其特征在于，所述mini PCIE密码卡包括FPGA芯片、安全芯片和第一物理噪声源芯片、第二物理噪声源芯片，以及用于与外部主机通信连接的PCI-E接口和USB接口；

所述FPGA芯片，通过所述PCI-E接口与外部主机进行通信连接，通过SPI接口与所述安全芯片进行通信连接，以构成第一通信信道；

所述第一通信信道用于实现：获取外部主机组装后的数据，所述FPGA芯片进行摘要运算和对称密码运算处理后返回至外部主机；所述安全芯片对接收到的数据进行密钥管理和非对称密码运算处理，通过所述FPGA芯片将处理后的数据返回至外部主机；

所述安全芯片，通过所述USB接口与外部主机进行通信连接，以构成第二通信信道；

所述第二通信信道用于实现：获取外部主机封装后的数据，所述安全芯片进行密钥管理、对称密码运算和非对称密码运算处理后返回至外部主机；

所述第一物理噪声源芯片和所述第二物理噪声源芯片，分别与所述FPGA芯片进行通信连接，用于向所述FPGA芯片提供随机数。

2.一种数据通信系统，其特征在于，包括外部主机和权利要求1所述的mini PCIE密码卡；所述外部主机支持通过自定义的设备驱动，选择通过PCI-E接口对应的第一通信信道和USB接口对应的第二通信信道，同时与所述mini PCIE密码卡进行通信；或，选择通过PCI-E接口对应的第一通信信道或USB接口对应的第二通信信道与所述mini PCIE密码卡进行通信；所述自定义的设备驱动包括USB设备驱动和PCIE设备驱动。

3.根据权利要求2所述的数据通信系统，其特征在于，所述外部主机采用自定义的USB设备驱动通过USB接口与所述安全芯片进行通信时，采用一写一读的方式进行数据传输；

所述外部主机采用自定义的PCIE设备驱动通过PCI-E接口与所述FPGA芯片、所述安全芯片进行通信时，采用BAR空间地址映射和DMA方式进行数据传输。

4.根据权利要求3所述的数据通信系统，其特征在于，所述外部主机采用自定义的USB设备驱动通过USB接口对应的第二通信信道与mini PCIE密码卡进行通信过程中，采用一写一读的方式进行数据传输时，执行：

所述外部主机对数据进行封装后，采用自定义的USB设备驱动，通过USB接口将数据一次写入至所述安全芯片中，所述安全芯片对接收到的数据进行密钥管理、对称密码运算和非对称密码运算处理；在所述安全芯片处理后，采用所述自定义的USB设备驱动，通过USB接口将处理后的数据一次读取至所述外部主机进行解析处理。

5.根据权利要求3所述的数据通信系统，其特征在于，所述外部主机采用自定义的PCIE设备驱动通过PCI-E接口对应的第一通信信道与mini PCIE密码卡进行通信过程中，采用BAR空间地址映射和DMA方式进行数据传输时，执行：

所述外部主机采用自定义的PCIE设备驱动，通过PCI-E接口与所述FPGA芯片进行BAR空间地址映射、发送和接收缓冲区内存申请和地址映射后，将外部主机发送和接收缓冲区的首地址通过BAR空间发送给所述FPGA芯片，所述FPGA芯片接收到发送和接收缓冲区的首地址后，配置发送至所述FPGA芯片的DMA控制器和接收DMA控制器；

所述外部主机将组装数据包写入其发送缓冲区，并构造命令字写入FPGA芯片的BAR空间以通知所述接收DMA控制器启动；所述FPGA芯片根据命令字启动接收DMA控制器，通过PCI-E接口将外部主机发送缓冲区中的数据包转移至所述FPGA芯片，进行摘要运算和对称密码运算处理；

在需要进行密钥管理和非对称密码运算处理时，所述FPGA芯片还将数据包发送至所述安全芯片，并接收所述安全芯片处理后的数据包；

在对数据包进行运算处理后，所述FPGA芯片启动发送DMA控制器，将处理后的数据包转移至外部主机的接收缓冲区进行解析处理。