[发明专利]自适应关断的两级灵敏放大电路

权利要求书

1.一种自适应关断的两级灵敏放大电路，其特征在于包括第一NMOS管、第二NMOS管、第一级灵敏放大器、第二级灵敏放大器以及自适应反馈电路，所述的第一级灵敏放大器和所述的第二级灵敏放大器分别为电压型锁存灵敏放大器或电流型锁存灵敏放大器，所述的第一级灵敏放大器和所述的第二级灵敏放大器分别具有第一差分输入端、第二差分输入端、使能端、第一差分输出端和第二差分输出端；

所述的自适应反馈电路包括一个异或门、一个或门以及一个延时链，所述的异或门和所述的或门分别具有第一输入端、第二输入端和输出端，所述的或门的第一输入端作为所述的自适应反馈电路的时钟端，所述的自适应反馈电路的时钟端作为所述的两级灵敏放大电路的时钟端，所述的两级灵敏放大电路的时钟端接入时钟控制信号，所述的或门的第二输入端和所述的异或门的输出端连接，所述的异或门的第一输入端和所述的第二级灵敏放大器的第一差分输出端连接，所述的第二级灵敏放大器的第一差分输出端作为所述的两级灵敏放大电路的第一差分输出端，所述的异或门的第二输入端和所述的第二级灵敏放大器的第二差分输出端连接，所述的第二级灵敏放大器的第二差分输出端作为所述的两级灵敏放大电路的第二输出端，所述的或门的输出端用于输出第一控制信号SA，所述的或门的输出端分别与所述的延时链的输入端、所述的第一级灵敏放大器的使能端、所述的第一NMOS管的栅极和所述的第二NMOS管的栅极连接，所述的第一控制信号用于控制所述的第一级灵敏放大器的打开或者关闭；所述的延时链的输出端输出第二控制信号SAB，所述的延时链的输出端与所述的第二级灵敏放大器的使能端连接，所述的第二控制信号用于控制所述的第二级灵敏放大器的打开或者关闭；

所述的第一NMOS管的漏极和所述的第一级灵敏放大器的第一差分输入端连接，所述的第一NMOS管的源极作为两级灵敏放大电路的第一差分输入端，用于接入第一差分输入信号，所述的第二NMOS管的漏极和所述的第一级灵敏放大器的第二差分输入端连接，所述的第二NMOS管的源极作为两级灵敏放大电路的第二差分输入端，用于接入第二差分输入信号，所述的第一级灵敏放大器的第一差分输出端和所述的第二级灵敏放大器的第一差分输入端连接，所述的第一级灵敏放大器的第二差分输出端和所述的第二级灵敏放大器的第二差分输入端连接；

当第一差分输入信号和第二差分输入信号输入所述的两级灵敏放大电路进行放大时，所述的自适应反馈电路中或门的输出端输出的第一控制信号控制所述的第一级灵敏放大器打开，所述的延时链的输出端输出的第二控制信号控制所述的第二级灵敏放大器打开，所述的第一级灵敏放大器和所述的第二级灵敏放大器逐级加速信号的放大输出，当所述的两级灵敏放大电路的第一差分输出端和第二差分输出端放大输出的信号达到可以识别的数值电平后，所述的自适应反馈电路中异或门的输出端输出信号，使所述的或门的输出端输出的第一控制信号控制所述的第一级灵敏放大器关闭和所述的延时链的输出端输出的第二控制信号控制所述的第二级灵敏放大器关闭；

所述的第一级灵敏放大器包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第三NMOS管、第四NMOS管和第五NMOS管，所述的第一PMOS管的源极、所述的第二PMOS管的源极、所述的第四PMOS管的源极和所述的第五PMOS管的源极均接入外部电源VDD,所述的第一PMOS管的栅极、所述的第二PMOS管的栅极和所述的第三PMOS管的栅极连接，所述的第一PMOS管的漏极、所述的第三PMOS管的漏极、所述的第四PMOS管的漏极、所述的第五PMOS管的栅极、所述的第三NMOS管的漏极和所述的第四NMOS管的栅极连接且其连接端为所述的第一级灵敏放大器的第一差分输入端，所述的第一级灵敏放大器的第一差分输入端也作为其第一差分输出端，所述的第二PMOS管的漏极、所述的第三PMOS管的源极、所述的第四PMOS管的栅极、所述的第五PMOS管的漏极、所述的第三NMOS管的栅极和所述的第四NMOS管的漏极连接且其连接端为所述的第一级灵敏放大器的第二差分输入端，所述的第一级灵敏放大器的第二差分输入端也作为其第二差分输出端，所述的第三NMOS管的源极、所述的第四NMOS管的源极和所述的第五NMOS管的漏极连接，所述的第五NMOS管的源极接地，所述的第五NMOS管的栅极为所述的第一级灵敏放大器的使能端；

所述的第二级灵敏放大器包括第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第六NMOS管、第七NMOS管和第八NMOS管，所述的第六PMOS管的源极、所述的第七PMOS管的源极、所述的第九PMOS管的源极和所述的第十PMOS管的源极均接入外部电源VDD,所述的第六PMOS管的栅极、所述的第七PMOS管的栅极和所述的第八PMOS管的栅极连接，所述的第六PMOS管的漏极、所述的第八PMOS管的漏极、所述的第九PMOS管的漏极、所述的第六NMOS管的漏极和所述的第十PMOS管的栅极连接且其连接端为所述的第二级灵敏放大器的第一差分输出端，所述的第六NMOS管的栅极为所述的第二级灵敏放大器的第一差分输入端，所述的第七PMOS管的漏极、所述的第八PMOS管的源极、所述的第九PMOS管的栅极、所述的第十PMOS管的漏极和所述的第七NMOS管的漏极连接且其连接端为所述的第二级灵敏放大器的第二差分输出端，所述的第七NMOS管的栅极为所述的第二级灵敏放大器的第二差分输入端，所述的第六NMOS管的源极、所述的第七NMOS管的源极和所述的第八NMOS管的漏极连接，所述的第八NMOS管的源极接地，所述的第八NMOS管的栅极为所述的第二级灵敏放大器的使能端。