[发明专利]用于确定电路版图约束条件的方法、设备和存储介质

说明书

根据本公开的示例实施例，提供了用于确定电路版图约束条件的方法、设备和计算机可读存储介质。一种确定电路版图约束条件的方法包括标识参考电路版图中的多个边界元素，边界元素表示参考电路版图中的相应参考几何图形的边界的至少一部分。该方法还包括基于多个边界元素在参考电路版图中的位置，确定多个边界元素彼此之间的距离。该方法进一步包括基于确定的距离确定与待检查的电路版图中的至少一个几何图形的尺寸和/或位置相关的约束条件，以用于检查电路版图。以此方式，可以减少获取版图检查所使用的约束条件花费的成本，并且有助于进行更客观和准确的电路版图检查。

技术领域

本公开的实施例主要涉及集成电路领域，并且更具体地，涉及用于确定电路版图约束条件的方法、设备和计算机可读存储介质。

背景技术

电路版图(又可以简称为版图)是从设计并模拟优化后的电路所转化成的一系列几何图形，其包含了集成电路尺寸、各层拓扑定义等器件相关的物理信息数据。集成电路制造商根据这些数据来制造掩模。掩模上的图形决定着芯片上器件或连接物理层的尺寸。因此，版图上的几何图形尺寸与芯片上物理层的尺寸直接相关。为此，版图的设计需要依照设计规则进行，并且需要对版图进行设计规则检查(DRC)。然而，与DRC相关的开发通常需要投入较大的成本。

发明内容

根据本公开的示例实施例，提供了一种用于确定电路版图约束条件的方案。

在本公开的第一方面中，提供了一种确定电路版图约束条件的方法。该方法包括标识参考电路版图中的多个边界元素，边界元素表示参考电路版图中的相应参考几何图形的边界的至少一部分。该方法还包括基于多个边界元素在参考电路版图中的位置，确定多个边界元素彼此之间的距离。该方法进一步包括基于确定的距离，确定与待检查的电路版图中的至少一个几何图形的尺寸和/或位置相关的约束条件，以用于检查该待检查的电路版图。

在本公开的第二方面中，提供了一种电子设备。该电子设备包括处理器以及与处理器耦合的存储器，存储器具有存储于其中的指令，指令在被处理器执行时使设备执行动作。动作包括标识参考电路版图中的多个边界元素，边界元素表示参考电路版图中的相应参考几何图形的边界的至少一部分。动作还包括基于多个边界元素在参考电路版图中的位置，确定多个边界元素彼此之间的距离。动作进一步包括基于确定的距离，确定与待检查的电路版图中的至少一个几何图形的尺寸和/或位置相关的约束条件，以用于检查该待检查的电路版图。

在本公开的第三方面中，提供了一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时实现根据本公开的第一方面的方法。

应当理解，发明内容部分中所描述的内容并非旨在限定本公开的实施例的关键或重要特征，亦非用于限制本公开的范围。本公开的其它特征将通过以下的描述变得容易理解。

附图说明

结合附图并参考以下详细说明，本公开各实施例的上述和其他特征、优点及方面将变得更加明显。在附图中，相同或相似的附图标注表示相同或相似的元素，其中：

图1示出了本公开的多个实施例能够在其中实现的示例环境的示意图；

图2示出了根据本公开的一些实施例的确定约束条件的过程的流程图；

图3示出了图示根据本公开的一些实施例的参考电路版图中的边界元素的示意图；

图4示出了图示根据本公开的一些实施例中的示例距离信息和示例模板集的示意图；

图5示出了图示根据本公开的一些实施例的多个边界元素的示意图；

图6示出了图示根据本公开的一些实施例的转换填充后的文本模板的示意图；以及

图7示出了能够实施本公开的多个实施例的计算设备的框图。

具体实施方式