[发明专利]人工智能加速器和电子设备

说明书

本公开实施例提供一种人工智能加速器和电子设备，其中，人工智能加速器可以包括至少一个处理模块，每一个处理模块包括第一脉动阵列、数据重排单元和第二脉动阵列；第一脉动阵列用于：将接收的初始数据与第一脉动阵列中存储的变换参数进行矩阵乘运算，得到中间数据；数据重排单元用于：对第一脉动阵列输出的中间数据进行数据重排处理，得到重排数据；第二脉动阵列，用于：将数据重排单元输出的重排数据与第二脉动阵列中存储的变换参数进行矩阵乘运算，得到变换结果。

技术领域

本公开涉及机器学习技术，具体涉及一种人工智能加速器和电子设备。

背景技术

当前，卷积神经网络在人工智能应用中被广泛使用，卷积神经网络的高精度也带来了大量的计算复杂度。学术界和工业界提出了各种用于加速卷积神经网络计算的加速器。为了能够减少卷积运算时的计算量，Winograd算法被应用于卷积运算中，Winograd算法可以降低卷积运算的复杂度，减少乘法计算次数。目前，在通过人工智能加速器实现上述Winograd变换时，处理效率有待提高。

发明内容

有鉴于此，本公开实施例至少提供一种人工智能加速器和电子设备。

第一方面，提供一种人工智能加速器，包括：

至少一个处理模块，每一个所述处理模块包括第一脉动阵列、数据重排单元和第二脉动阵列，其中，所述第一脉动阵列的输出端连接所述数据重排单元的输入端，所述数据重排单元的输出端连接所述第二脉动阵列的输入端：

所述第一脉动阵列，用于：将接收的初始数据与所述第一脉动阵列中存储的变换参数进行矩阵乘运算，得到中间数据；

数据重排单元，用于：对所述第一脉动阵列输出的所述中间数据进行数据重排处理，得到重排数据；

所述第二脉动阵列，用于：将所述数据重排单元输出的重排数据与所述第二脉动阵列中存储的所述变换参数进行矩阵乘运算，得到变换结果。

在一些例子中，所述数据重排单元包括：数据重排电路。

在一些例子中，所述数据重排单元，用于将来自所述第一脉动阵列的各个输出列中的多个中间数据，传输至所述第二脉动阵列的同一输入行；其中，所述多个中间数据在各自所属的输出列中的输出排位相同。

在一些例子中，所述第一脉动阵列包括：至少一个第一处理单元和至少一个第二处理单元；所述第一处理单元设置有旁路，所述旁路连接所述第一处理单元的输出端与所述第二处理单元的输入端；所述第一处理单元，用于通过所述旁路将所述第一处理单元接收到的第一输入数据传输至所述第二处理单元的输入端，其中，所述第一处理单元和所述第二处理单元位于不同行。

在一些例子中，所述第一脉动阵列包括：至少一个第一处理单元和至少一个第二处理单元；所述第一处理单元设置有旁路，所述旁路连接所述第一处理单元的输出端与所述第二处理单元的输入端；所述第一处理单元，用于通过所述旁路将所述第一处理单元接收到的第一输入数据传输至所述第二处理单元的输入端，其中，所述第一处理单元和所述第二处理单元位于不同行。

在一些例子中，所述第一处理单元，还用于：将所述第一输入数据输入到所述第一处理单元相邻的第三处理单元，所述第三处理单元与所述第一处理单元位于同一行；和/或，将所述第一处理单元基于所述第一输入数据得到的第一处理数据传输至所述第一处理单元相邻的第四处理单元，所述第四处理单元与所述第一处理单元位于同一列。

在一些例子中，所述第一处理单元位于所述第一处理单元所在行的第P列，所述第二处理单元位于所述第二处理单元所在行的第1列；所述P的数值使得所述第一处理单元将所述第一初始数据中的所述第一输入数据传输至所述第二处理单元的第二时钟周期与第三时钟周期满足所述第一脉动阵列的输入时钟要求，其中，所述第一初始数据与第二初始数据复用所述第一输入数据，所述第三时钟周期为所述第二初始数据中的第三输入数据进入所述第一脉动阵列的时钟周期。