[发明专利]一种鳍状半导体器件及其制作方法、电子设备

说明书

本发明公开一种鳍状半导体器件及其制作方法、电子设备，涉及半导体技术领域，通过选择性氧化处理在源漏区与衬底之间形成隔离层，以抑制源漏区漏电，具有成本低，制作工艺简单的优点。所述鳍状半导体器件包括：衬底以及形成在衬底上的鳍式场效应晶体管；鳍式场效应晶体管包括源漏区以及与源漏区连接的沟道层；鳍式场效应晶体管还包括形成在衬底与源漏区之间的隔离层；其中，隔离层采用选择性氧化处理形成。鳍状半导体器件的制作方法用于制作上述技术方案所提供的鳍状半导体器件。本发明提供的鳍状半导体器件应用于电子设备中。

技术领域

本发明涉及半导体技术领域，尤其涉及一种鳍状半导体器件及其制作方法、电子设备。

背景技术

FinFET(Fin Field-Effect Transistor，鳍式场效应晶体管)可以通过采用更高迁移率的沟道材料作提升器件的驱动性能，但源漏区漏电问题一直是高迁移率沟道FinFET三维器件性能提高的瓶颈之一。目前，大多采用SOI(Silicon-On-Insulator，绝缘衬底上的硅)衬底或是采用穿通阻挡层注入工艺来抑制源漏区的漏电。但SOI衬底成本较高，穿通阻挡层注入工艺容易受注入深度，源漏刻蚀的深度等因素的影响，工艺控制难度较大。

发明内容

本发明的目的在于提供一种鳍状半导体器件及其制作方法、电子设备，通过选择性氧化处理在源漏区与衬底之间形成隔离层，以抑制源漏区漏电，具有成本低，制作工艺简单的优点。

第一方面，本发明提供了一种鳍状半导体器件，该鳍状半导体器件包括：衬底和以及形成在衬底上的鳍式场效应晶体管；

鳍式场效应晶体管包括源漏区以及与源漏区连接的沟道层；

鳍式场效应晶体管还包括形成在衬底与源漏区之间的隔离层；其中，隔离层采用选择性氧化处理形成。

第二方面，本发明提供了一种鳍状半导体器件的制作方法，该鳍状半导体器件的制作方法包括以下步骤：

提供衬底；

在衬底上形成鳍式场效应晶体管；鳍式场效应晶体管包括源漏区以及与源漏区连接的沟道层；鳍式场效应晶体管还包括形成在衬底与源漏区之间的隔离层；其中，隔离层采用选择性氧化处理形成。

第三方面，本发明提供了一种电子设备，包括上述技术方案所提供的鳍状半导体器件。

与现有技术相比，本发明提供的鳍状半导体器件，在衬底与源漏区之间形成隔离层。该隔离层采用选择性氧化处理形成，故该隔离层为氧化物隔离层。由于氧化物隔离层不导电，故该氧化物隔离层可以抑制源漏区漏电，从而提高该半导体器件的电学性能。该隔离层为对衬底上形成的膜层进行部分氧化处理得到的，相比SOI衬底，能够在一定程度上降低成本。再者，该隔离层只需要对衬底上形成的膜层进行部分氧化处理就能得到，相比穿通阻挡层注入工艺，工艺简单，减小了工艺难度。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1为本发明提供的一种鳍状半导体器件的结构示意图；

图2为本发明提供的一种衬底的结构示意图；

图3为本发明提供得一种在衬底上形成氧化辅助材料层和沟道材料层后的结构示意图；

图4为本发明提供的一种对衬底上、氧化辅助材料层和沟道材料层进行第一图案化处理后的结构示意图；

图5为本发明提供的一种形成了浅沟槽隔离后的结构示意图；

图6为本发明提供的一种在前沟道层上形成假栅材料层的结构示意图；

图7为本发明提供的一种对假栅材料层和前沟道层进行第二图案化处理后的结构示意图；