[发明专利]子单元、MAC阵列、位宽可重构的模数混合存内计算模组

权利要求书

1.一种内存内模数混合计算子单元，进行1位乘法计算，包括：存储模块、计算电容器以及控制模块；

所述存储模块包括交叉耦合的两个CMOS反相器和一个互补传输门，交叉耦合的两个CMOS反相器存储1位的过滤器参数，所述互补传输门N型MOS管栅极连接输入信号，互补传输门P型MOS管栅极连接互补输入信号，其中一个CMOS反相器的输出端连接互补传输门的输入端，互补传输门的输出端连接计算电容器的底板以及控制模块；

所述输入信号与所述过滤器参数的乘法运算结果存储为计算电容器底板的电压；

多个计算子单元用于组成一个计算单元，所述同一计算单元内的每一个子单元共用同一所述控制模块和一个计算电容器。

2.如权利要求1所述的子单元，其特征在于，控制模块包括一个第一N型MOS管、一个第二N型MOS管、一个P型MOS管，所述第一N型MOS管源极接地，漏极与第二N型MOS管漏极、P型MOS管的漏极连接计算电容器的同一底板；第一N型MOS管栅极输入信号与所述互补传输门P型MOS管栅极连接的信号在运算时电平相同；第二N型MOS管的源极接地，栅极接一条位线，所述P型MOS管的源极接VDD，栅极接另一条互补位线。

3.如权利要求1所述的子单元，其特征在于，控制模块包括一个第一N型MOS管、一个第二N型MOS管、一个P型MOS管，所述第二N型MOS管和P型MOS管串联组成一个第一CMOS反相器；所述第一CMOS反相器的P型MOS管的源极接VDD，第一CMOS反相器的第二N型MOS管的源极连接第一N型MOS管的漏极；所述第一N型MOS管源极接地，栅极的输入信号与所述互补传输门P型MOS管栅极连接的信号在运算时电平相同；所述第一CMOS反相器的输入连接一条位线，输出连接计算电容器底板。

4.如权利要求1所述的子单元，其特征在于，控制模块包括一个第一N型MOS管、一个P型MOS管；所述第一N型MOS管的漏极连接P型MOS管的漏极，并连接到计算电容器的底板；所述第一N型MOS管的源极连接P型MOS管的源极，并连接到一条位线；所述第一N型MOS管的栅极连接一条控制字线，其电平与所述互补传输们P型MOS管栅极连接的信号在运算时的电平相同；所述P型MOS管的栅极连接另一条控制字线。

5.如权利要求2、3或4所述的子单元，其特征在于，所述计算单元内的子单元以时分复用的方式被激活，同一计算单元内的第一N型MOS管栅极连接的信号与某时刻处于工作状态的子单元内互补传输门的P型MOS管栅极连接的互补输入信号电平相同。

6.一种包含权利要求1至5其一所述子单元的MAC阵列，进行乘加运算，其特征在于，包含多个计算单元，每个计算单元内的所有子单元的互补传输门的输出端连接同一个计算电容器的底板，同一列的所有计算单元内的计算电容器顶板连接同一累加总线，每一累加总线的电压对应MAC阵列中每一列乘法计算的累加和。

7.如权利要求6所述的MAC阵列，其特征在于，所述MAC阵列中还包括第二CMOS反相器和差分计算电容器，组成MAC阵列的每一计算单元中的所有子单元的互补传输门输出端连接同一第二CMOS反相器的输入端，第二CMOS反相器的输出端连接差分计算电容器的底板；同一列的所有差分计算电容器顶板连接同一差分累加总线。

8.一种位宽可重构的模数混合内存内计算的运算模组，其特征在于，包括：如权6或权7其一所述的MAC阵列，阵列中列向累积的乘法结果表示为模拟电压；filter/ifmap模块，提供被写入并存储在MAC阵列中的过滤器参数或上一层计算完成的激活值；ifmap/filter模块，提供MAC阵列的输入，与所述的神经网络的过滤器参数或者上一层计算完成的激活值进行乘法计算；模数转换模块，将MAC后得到的模拟电压转换为数字表示；数字处理模块，对模数转换模块的输出至少进行多位融合、偏置、缩放或非线性操作，输出结果为部分和或者为能作为下一层网络输入的激活值。