[发明专利]一种低功耗输出缓冲器电路

说明书

本发明公开了一种低功耗的输出缓冲器电路，包括上拉控制单元，上拉输出晶体管，下拉控制单元，下拉输出晶体管。其中，上拉控制单元用来产生上拉输出晶体管的控制信号，在控制信号为低时，控制上拉输出晶体管开启，缓冲电路输出为高；下拉控制单元用来产生下拉输出晶体管的控制信号，在控制信号为高时，控制下拉输出晶体管开启，缓冲电路输出为低。本发明所述的输出缓冲器电路，当输入发生变化，缓冲器电路输出电平将要发生翻转时，控制下拉晶体管先于上拉晶体管开启之前关闭，或者控制上拉晶体管先于下拉晶体管开启之前关闭，避免缓冲电路输出状态改变时上拉晶体管、下拉晶体管同时切换开关状态造成的瞬间漏电现象，从而降低输出缓冲器的动态功耗。

技术领域

本发明涉及集成电路设计领域，具体而言涉及一种低功耗的输出缓冲器。

背景技术

在现代复杂的集成电路系统设计中，经常需要使用输出缓冲器来实现电压信号在不同电路模块之间进行传递。目前常用的CMOS输出缓冲器的电路结构如图1所示，该电路通常由偶数个CMOS反相器链组成，以逐级增加电路的输出驱动能力。CMOS反相器由PMOS上拉晶体管和NMOS下拉晶体管两个晶体管组成。当反相器的输入为低电平“0”时，PMOS上拉晶体管开启，NMOS下拉晶体管关闭，电路输出高电平“1”。反之，当反相器的输入为高电平“1”时，PMOS管关闭，NMOS管开启，电路输出低电平“0”。

上述CMOS反相器在实际应用中存在一个问题，在输入电压在从高到低或从低到高跳变的过程中，存在一个PMOS和NMOS晶体管同时处于轻微开启状态的瞬间，此时在电源到地之间存在着一条漏电通路，反相器将产生较大漏电电流。由于输出缓冲器的晶体管器件往往具有较大的宽长比，因此该短路电流产生的功耗在电路整体功耗中往往占有较大的比重，这给整个电路造成较大的动态功耗。专利申请CN201410158958.3(公开号：CN103944553A)公布了一种减小该漏电电流的办法，通过对输出缓冲器中最后一级反相器的上拉晶体管和下拉晶体管分别进行控制，避免上下两个晶体管同时开启。但是该方法需要采用额外的时钟控制信号，对上下两路信号进行处理，以达到使上下两个晶体管不会同时开启的目的，这大大增加了电路设计的复杂度。

发明内容

针对上述问题，本发明提出了一种低功耗的输出缓冲器，与其他的低功耗输出缓冲器相比，不需要引入额外的时钟控制信号，而是将输入信号分为上下两路，利用两路信号的交叉互相控制带来的时延，实现波形的调制，从而达到控制输出晶体管不会同时开启的目的。

本发明提供的输出缓冲器由上拉控制单元、下拉控制单元、上拉输出晶体管、下拉输出晶体管组成。

上拉控制单元同时受缓冲器电路输入信号和上拉控制信号的控制，产生上拉使能信号和下拉控制信号。上拉使能信号用来控制上拉晶体管开启或关闭，而下拉控制信号作为下拉控制单元的输入；下拉控制单元同时受缓冲器电路输入信号和下拉控制信号的控制，产生下拉使能信号和上拉控制信号。下拉使能信号用来控制下拉晶体管开启或关闭，而上拉控制信号作为上拉控制单元的输入。

上拉控制单元对输入信号X(0或者1)电平敏感，直接产生关断上拉晶体管的使能信号，同时产生下拉控制信号，而所产生的下拉控制信号需要与输入信号共同作用后才能产生下拉晶体管开启的使能信号，这样下拉晶体管开启便滞后于上拉晶体管关断；下拉控制单元对输入信号(1或者0)电平敏感，直接产生关断下拉晶体管的使能信号，同时产生上拉控制信号，而所产生的上拉控制信号需要与输入信号共同作用后产生上拉晶体管开启使能信号，这样上拉晶体管开启便滞后于下拉晶体管关断。经过上述上拉控制单元和下拉控制单元对输入信号的交叉控制，使得上拉晶体管或下拉晶体管的开启总是滞后于下拉晶体管或上拉晶体管的关断，避免了短路电流的产生，有效降低了输出缓冲器的工作功耗。

附图说明

图1为传统输出缓冲器示意图；

图2为本发明所述输出缓冲器电路工作时各个节点的信号波形图。