[发明专利]一种应用于SAR ADC的单相时钟高速低功耗动态比较器

说明书

本发明公开了一种应用于逐次逼近型模数转换器(SAR ADC)的单相时钟高速低功耗动态比较器，包括第一级无尾电流管预放大电路、第二级正反馈锁存电路。预放大电路去除了尾电流管，避免了尾电流管的存在导致的输入管的过驱动电压的下降，并且可以使得垂直方向上的级联结构能有更大的电压裕度，提升了第一级预放大电路的放电速度，之后根据预放大电路输出节点的电压差在第二级进行锁存，在不影响比较器功能的前提下降低了比较器的功耗，从而应用在高速SAR ADC中。相较于传统的两级比较器，本发明在相同的功耗下可以实现更快的比较速度。

技术领域

本发明涉及数模混合集成电路设计领域，特别是涉及一种适用于SAR ADC的单相时钟高速低功耗动态比较器。

背景技术

高速SAR ADC主要被应用在通信系统中，例如在ITU OTU-4，OIF 112G以及100/400Gb/s以太网这些光通信标准通常需要有效位数5位左右采样率高于50GS/s的ADC来进行数字均衡，通常这种采样率的ADC都是通过多通道时间交织来实现的，因此，提升其单级的采样率并且降低其面积和功耗是很有必要的，而SAR ADC具有这方面的潜力。并且，随着工艺的缩减，SAR ADC因其高度数字化的结构，表现得越来越具有竞争力。比较器作为SAR ADC中的关键模块，其在功耗、速度、失调以及噪声等方面的表现极大地制约着整个SAR ADC的功耗与面积以及相关性能指标。有效地降低比较器的功耗可以使得整个SAR ADC模块的功耗减少，如何实现低功耗高速的比较器一直是科研工作者的研究重点。

传统的低功耗比较器主要采用两级架构，其主要包括第一级预放大电路以及第二级正反馈锁存电路。其第一级主要由尾电流管与差分输入管以及复位管组成，尾电流管的存在使得差分输入管的过驱动电压下降，极大的限制了预放大电路的放电速度。并且，latch锁存产生的回踢噪声折合到比较器的输入端会严重影响比较器的性能。因此，在此基础上对比较器的结构进行进一步研究与改进是很有必要的。

发明内容

为了解决现有技术的不足，本发明提供了一种适用于SAR ADC的单相时钟高速低功耗动态比较器电路。

为了达到以上目的，本发明采用以下方案来解决问题：

一种应用于SAR ADC的单相时钟高速低功耗动态比较器，所述比较器包括第一级无尾电流管预放大电路和第二级正反馈锁存电路；所述第一级无尾电流管预放大电路包括差分输入管和共栅结构管组成的共源共栅架构以及时钟信号控制的复位电路；所述第二级正反馈锁存电路是由两个或非门构成的正反馈回路。

所述比较器：在复位阶段，通过时钟信号将第一级无尾电流管预放大电路的输出置为高电平，该高电平使第二级正反馈锁存电路在复位阶段置为低电平；在比较阶段，所述第一级无尾电流管预放大电路对复位阶段形成的高电平节点进行放电，高电平节点放电的速度跟比较器差分输入管的差分输入信号的幅度相关，采用差分输入管和共栅结构管组成的共源共栅架构可以使得高电平节点更快的完成放电操作；所述第二级正反馈锁存电路采用正反馈的方式将第一级无尾电流管预放大电路的高电平节点放电差异形成的电压差进行锁存，作为比较结果输出。

进一步：所述第一级无尾电流管预放大电路包括第一至第八MOS管，其中，第一和第二MOS管为差分输入管，第三至第六MOS管为共栅结构管，第七和第八MOS管为构成复位电路的复位管，第一至第六MOS管为NMOS管，第七和第八MOS管为PMOS管；