[发明专利]寄存器传输级Verilog设计的安全验证属性自动提取方法

说明书

本发明公开了一种寄存器传输级Verilog设计的安全验证属性自动提取方法，包括：Verilog实例化树步骤，采用静态分析Verilog设计的方法得到实例化树，树中的每个节点代表一个模块的控制流图；Daikon生成不变量属性步骤，遍历控制流图，生成Daikon的输入文件，包括声明文件、追踪文件和条件分离文件，然后利用Daikon生成不变量属性；安全验证属性步骤，依据生成的不变量属性文件，将其中的不变量属性的语法格式转换为安全验证属性；对Verilog设计进行模型检测验证，发现硬件设计安全漏洞。本发明可以实现自动化提取安全验证属性，大大提高了安全验证效率；可以为硬件安全验证提供有力的支撑。

技术领域

本发明涉及集成电路测试领域，具体涉及到一种寄存器传输级Verilog设计的安全验证属性自动提取方法。

背景技术

当前的硬件设计验证技术中使用的安全验证属性通常是验证人员手动设定的，这种方式要求验证人员对测试的硬件设计非常了解，同时需要大量的时间设定属性，而设定的属性又容易出错。为了提高安全验证属性的设定效率，提高验证属性的设定效率，需要实现安全验证属性的自动化提取技术。尤其随着硬件设计规模的不断增加，验证在硬件设计所占的比重越来越多。因此硬件设计安全验证属性的自动化提取技术在硬件设计的安全验证中具有越来越重要的作用。

本发明涉及集成电路测试领域，具体涉及到一种寄存器传输级Verilog设计的安全验证属性自动提取方法，分析Verilog设计仿真产生的VCD文件，从VCD文件中提取出Daikon的输入文件，利用Daikon产生不变量属性文件，将文件中的不变量属性转换为安全验证属性，对Verilog设计进行安全验证，从而达到检测硬件设计安全的目的。

安全验证属性可以作为断言用于仿真测试，也可以作为时序逻辑用于模型检测验证。安全验证属性的定义，是硬件设计安全验证的关键，有着非常重要的作用。另一方面，模型检测验证与仿真验证相比，不需要生成测试向量，可以对测试电路的整个状态空间进行验证。当验证属性为真时，通过验证；当验证属性为假时，模型检测工具可以生成反例，指示引发验证属性错误的一系列状态转换关系，通过对状态转换关系的分析，可以发现常规检测技术难以发现的硬件设计安全漏洞。

通常的安全验证属性是验证人员手动设定，耗时且容易出错，对此近年有文献提出自动化提取安全验证属性的技术。例如在文献“ASAX:Automatic Security AssertionExtraction forDetecting Hardware Trojans”中提出的安全断言自动提取方法。该方法围绕利用定理证明进行验证，以检测寄存器传输级设计中的硬件木马为目标，而自动提取不变量属性。首先，利用少量仿真结果从Verilog设计中选择不易激活和不易传播的信号进行标记，然后利用Daikon从仿真产生的VCD文件中挖掘不变量属性。随后，将不变量属性映射到预先定义的不变量模板进行安全验证属性的自动提取。四种类型的不变量属性模板依据预先建立的领域安全知识库定义。这种方法，一方面需要预先建立领域安全知识库，以及预先定义的不变量模板，还需要在利用Daikon前预先选择验证信号进行标记。验证信号的预先选择，可能漏掉不安全的信号变量。不变量模板的预先定义均会对安全验证属性的挖掘产生约束，影响安全验证属性的提取效率和有效性，进而影响硬件设计的安全验证。

发明内容

针对现有技术的不足，本发明旨在提供一种寄存器传输级Verilog设计的安全验证属性自动提取方法，用以解决高效自动提取安全验证属性的问题。

为了实现上述目的，本发明采用如下技术方案：

本发明公开了一种寄存器传输级Verilog设计的安全验证属性自动提取方法，包括：

Verilog实例化树步骤，采用静态分析Verilog设计的方法得到实例化树，树中的每个节点代表一个模块的控制流图；