[发明专利]SOI晶圆片的制作方法

说明书

本发明公开了一种SOI晶圆片的制作方法，包括步骤：在第一硅晶圆片的第一表面外延生长第一锗硅层；形成第一界面层和第二高介电常数层；将氢杂质从注入到第一锗硅层中；在第二硅晶圆片的第一表面形成第三二氧化硅层；对第二高介电常数层和第三二氧化硅层进行键合；进行剥离处理将位于氢杂质注入区域底部的第一锗硅层和第一硅晶圆片都去除，由保留的第一锗硅层作为顶层锗硅层，由第一界面层、第二高介电常数层和第三二氧化硅层叠加形成高介电常数介质埋层，由第二硅晶圆片作为体硅。本发明能同时形成高介电常数介质埋层和顶层锗硅层，能增强器件的背栅对沟道区的电容耦合作用，降低器件的功率损耗，同时能提升器件性能，且顶层锗硅层的形成工艺简单。

技术领域

本发明涉及一种半导体集成电路制造方法，特别是涉及一种绝缘层上硅(SOI)晶圆片(wafer)的制作方法。

背景技术

随着集成电路的持续飞速发展，电路中器件关键尺寸持续缩小，对应组成元器件的尺寸也在持续减薄，全耗尽型(FD)SOI成为器件持续微缩的主要选择之一。随着FDSOI器件尺寸的不断缩小，一方面在混和(Hybrid)区域引入主体(BULK)区域的Si连接埋氧化层(BOX)能调制出不同的器件阈值电压(VT)，引发背栅对沟道区的控制能力加强的需求，BOX的介电常数即k越高，通过Hybrid区域连接的背栅对沟道区的电容耦合作用越强，背栅在正向体偏置(FBB)和反向体偏置(RBB)模式下的控制力也就越强。

另一方面器件性能进一步提升需要提供锗硅层(SiGe)作为沟道区的高性能器件，这是因为锗硅层能提升空穴的迁移率从而能提高PMOS的性能。

因此同时需要制备BOX为高k介质同时SiGe材料作为沟道区的结构，这样可以提升背栅FBB和RBB模式的控制力及器件性能。

现有主流方法中都是采用Ge凝聚法制备SiGe沟道区，工序繁多复杂，需要更简单容易实现的方法。

发明内容

本发明所要解决的技术问题是提供一种SOI晶圆片的制作方法，能形成同时具有高介电常数介质埋层和顶层锗硅层的SOI晶圆片，能增强器件的背栅对沟道区的电容耦合作用，有利于形成FDSOI器件并显著提升背栅在FBB和RBB模式下的控制力，降低器件的功率损耗，同时能PMOS的载流子迁移率，提升器件性能，且顶层锗硅层的形成工艺简单。

为解决上述技术问题，本发明提供的SOI晶圆片的制作方法包括如下步骤：

步骤一、提供第一硅晶圆片，在所述第一硅晶圆片的第一表面外延生长第一锗硅层，所述第一锗硅层用于形成顶层锗硅层，所述第一锗硅层的厚度大于所述顶层锗硅层的厚度。

步骤二、在所述第一锗硅层的表面依次形成第一界面层和第二高介电常数层。

步骤三、从所述第二高介电常数层上方进行氢离子注入将氢杂质从注入到所述第一锗硅层中。

步骤四、提供第二硅晶圆片，在所述第二硅晶圆片的第一表面形成第三二氧化硅层。

步骤五、对所述第二高介电常数层和所述第三二氧化硅层进行键合实现所述第一硅晶圆片和所述第二硅晶圆片的键合(bonding)。

步骤六、对所述第一硅晶圆片进行剥离处理，所述剥离将位于氢杂质注入区域底部的所述第一锗硅层和所述第一硅晶圆片都去除，由保留的所述第一锗硅层作为所述顶层锗硅层，由所述第一界面层、所述第二高介电常数层和所述第三二氧化硅层叠加形成高介电常数介质埋层，由所述第二硅晶圆片作为体硅。

进一步的改进是，所述第一硅晶圆片为施主(donor)杂质掺杂的硅晶圆片即donorwafer。

进一步的改进是，所述第一界面层为厚度为的超薄二氧化硅膜。

进一步的改进是，所述第一界面层采用原子层沉积(ALD)工艺形成。