[发明专利]SOI晶圆片的制作方法

说明书

本发明公开了一种SOI晶圆片的制作方法，包括：步骤一、在第一晶圆片的第一表面依次形成第一二氧化硅层和第二高介电常数层；步骤二、在第一晶圆片的第一表面注入氢杂质；步骤三、在第二晶圆片的第一表面形成第三二氧化硅层；步骤四、对第二高介电常数层和第三二氧化硅层进行键合；步骤五、将第一晶圆片中位于氢杂质注入区域顶部的部分去除，由保留的第一晶圆片作为顶层硅，由第一二氧化硅层、第二高介电常数层和第三二氧化硅层叠加形成高介电常数介质埋层，由第二晶圆片作为体硅。本发明能形成高介电常数介质埋层，能增强器件的背栅对沟道区的电容耦合作用，有利于形成FDSOI器件并显著提升背栅在FBB和RBB模式下的控制力，降低器件的功率损耗。

技术领域

本发明涉及一种半导体集成电路制造方法，特别是涉及一种绝缘衬底上的硅(SOI)晶圆片的制作方法。

背景技术

随着集成电路的持续飞速发展，电路中器件关键尺寸持续缩小，对应组成元器件的尺寸也在持续减薄，全耗尽型(FD)SOI成为器件持续微缩的主要选择之一。全球 SOI晶圆片的供应和制备成为当今FDSOI工艺竞争中的重要组成部分。FDSOI工作时， 混合(Hybrid)区域引入主体(BULK)区域的Si连接埋氧化层(BOX)能调制出不同 的器件阈值电压(VT)，随着器件尺寸的不断缩小，背栅对沟道区的控制能力需要加 强。BOX的介电常数越高，通过Hybrid区域连接的背栅对沟道区的电容耦合作用越强。 高k介质因为其高的介电常数，通常达到20以上，与SiO2的3.9相比，对沟道区的 电容耦合作用增强到了5倍以上，制备介质埋层为高k介质的SOI晶圆片，可以显著 提升背栅在正向体偏置(FBB)和反向体偏置(RBB)模式下的控制力，进一步降低功 率损耗。

现有商用化的SOI晶圆片制备方法如下所述，如图1A至图1F所示，是现有SOI 晶圆片的制作方法各步骤中的器件结构示意图；现有SOI晶圆片的制作方法包括如下 步骤：

步骤一、如图1A所示，提供第一晶圆片(wafer)101，所述第一晶圆片101为 用于形成顶层硅101a的硅晶圆片，在所述第一晶圆片101的第一表面形成二氧化硅 层102。

通常，所述第一晶圆片101为施主(donor)杂质掺杂的硅晶圆片即donor wafer。

步骤二、如图1B所示，进行如标记103对应的氢离子注入将氢杂质从所述第一 晶圆片101的第一表面注入到所述第一晶圆片101中，所述氢离子注入深度达到虚线 104所示位置，氢杂质位于虚线104对应位置到所述第一晶圆片101之间的区域，掺 入氢杂质的区域中具有Si-H-Si键。

通常，所述氢离子注入深度和后续所需的所述顶层硅101a的厚度相对应。

步骤三、如图1C所示，提供第二晶圆片105，所述第二晶圆片105为硅晶圆片。

通常，所述第二晶圆片105的表面不形成氧化层，后续工艺中采用所述第二晶圆片105的硅和所述二氧化硅层102直接进行键合。

如果所述二氧化硅层102的厚度小于后续的二氧化硅埋层所需要的厚度，则也能在所 述第二晶圆片105的表面形成二氧化硅层。

步骤四、如图1D所示，在键合(bonding)机台中对所述第一晶圆片101的二氧 化硅层102和所述第二晶圆片105的硅面进行键合。

通常，在键合机台中实现所述第一晶圆片101和所述第二晶圆片105的键合。

步骤五、如图1E所示，将所述第一晶圆片101中位于氢杂质注入区域顶部的部 分去除。

通常，撕出Si-H-Si键后，也即虚线104对应的位置处暴露后，所述Si-H-Si键 会显露出来，这时停止所述第一晶圆片101的去除工艺，剩余的所述第一晶圆片101 对应于图1E的标记101a所示顶层硅，之后进行退火处理。