[发明专利]非易失性存储器件及其操作方法

说明书

提供了一种非易失性存储器件及其操作方法。该非易失性存储器件包括具有垂直堆叠结构的存储单元阵列、用于将编程电压施加到存储单元阵列的位线以及控制逻辑。存储单元阵列包括存储单元，每个存储单元包括半导体层的对应部分和电阻层的对应部分。存储单元包括未被选择的存储单元、补偿存储单元和被选择的存储单元。控制逻辑被配置为基于将第一电压施加到补偿存储单元、将第二电压施加到被选择的存储单元以及将第三电压施加到未被选择的存储单元，将调节后的编程电压施加到被选择的存储单元。由于补偿存储单元，与编程电压相比，调节后的编程电压可以下降。

技术领域

本公开涉及非易失性存储器件及其操作方法。

背景技术

非易失性存储器是半导体存储器件，并且包括多个存储单元，每个存储单元即使当对其的电力供应受到阻挡时仍保持信息，并且每当再次对其供应电力时都能够使用存储的信息。作为非易失性存储器件的使用的示例，非易失性存储器件可以用在移动电话、数码相机、个人数字助理(PDA)、移动计算设备、固定计算设备和其他设备中。

近来，进行了对形成下一代神经形态计算平台或神经网络的芯片中使用三维(或垂直)NAND(VNAND)的研究。

特别地，需要允许对具有高度集成和低功率特性的存储单元的随机访问的技术。

发明内容

提供了能够感应各种水平的电阻状态的非易失性存储器件及其操作方法。

提供了输出线性标度类型的电阻状态的非易失性存储器件及其操作方法。

额外的方面将在下面的描述中被部分地阐述且将部分自该描述明显，或者可以通过本公开的所呈现的实施方式的实践而被了解。

根据一实施方式，一种非易失性存储器件包括具有垂直堆叠结构的存储单元阵列、配置为将编程电压施加到存储单元阵列的位线以及控制逻辑。存储单元阵列可以包括半导体层和可变电阻层。存储单元阵列可以包括多个存储单元，每个存储单元包括半导体层的对应部分和可变电阻层的对应部分。所述多个存储单元可以包括未被选择的存储单元、补偿存储单元和被选择的存储单元。控制逻辑可以被配置为基于将第一电压施加到补偿存储单元、将第二电压施加到被选择的存储单元以及将第三电压施加到未被选择的存储单元，而将调节后的编程电压施加到被选择的存储单元，由于补偿存储单元，与编程电压相比，调节后的编程电压下降。第一电压可以允许某一大小的电流流动到补偿存储单元。第二电压可以允许电流仅流动到被选择的存储单元的可变电阻层的所述对应部分。第三电压可以允许电流仅流动到未被选择的存储单元的半导体层。

在一些实施方式中，第一电压的绝对值可以大于第二电压的绝对值。

在一些实施方式中，第一电压的绝对值可以小于第三电压的绝对值。

在一些实施方式中，第一电压的大小可以允许补偿存储单元中的半导体层的所述对应部分的电阻小于补偿存储单元中的可变电阻层的所述对应部分的电阻。

在一些实施方式中，补偿存储单元中的半导体层的所述对应部分的电阻小于或等于补偿存储单元中的可变电阻层的所述对应部分的电阻的1/10。

在一些实施方式中，基于控制逻辑将第一电压施加到补偿存储单元，第一电压的大小可以允许补偿存储单元中的半导体层的所述对应部分的电阻在10⁵Ωm^-1至10⁷Ωm^-1的范围内。

在一些实施方式中，基于控制逻辑将第一电压施加到补偿存储单元，第一电压的大小允许补偿存储单元中的可变电阻层的所述对应部分的电阻在10⁸Ωm^-1至10¹¹Ωm^-1的范围内。

在一些实施方式中，补偿存储单元和被选择的存储单元可以彼此串联连接。