[发明专利]像素电路及其驱动方法、显示面板

说明书

本发明实施例公开了一种像素电路及其驱动方法、显示面板。其中像素电路包括：数据写入模块、驱动晶体管、补偿模块、发光控制模块、发光模块、第一存储电容、至少一个第二存储电容和与第二存储电容一一对应的存储控制模块；存储控制模块用于在数据写入阶段，响应第一控制端输入的信号控制第二存储电容与驱动晶体管的第一极连接，其中驱动晶体管的第一极与数据写入模块电连接；以及用于在发光阶段，响应第二控制端输入的信号控制第二存储电容与驱动晶体管的栅极连接；驱动晶体管用于在发光控制模块导通时，根据数据电压驱动发光模块发光。本发明的技术方案，在改善低频显示时显示面板的闪烁问题的同时，保证了像素电路中驱动晶体管栅极的充电率。

技术领域

本发明实施例涉及显示技术领域，尤其涉及一种像素电路及其驱动方法、显示面板。

背景技术

随着显示产品的更长待机时间的需求增大，低频显示是大势所趋。

现有显示面板中通常包括像素电路，其中像素电路中包括用于存储驱动晶体管栅极电压的存储电容。

然而现有显示面板存在低频显示时闪烁现象的改善和驱动晶体管栅极充电率的保证不能同时实现的问题。

发明内容

本发明提供一种像素电路及其驱动方法、显示面板，以实现在改善低频显示时显示面板的闪烁问题的同时，保证对像素电路中驱动晶体管栅极的充电率。

第一方面，本发明实施例提供了一种像素电路，包括：数据写入模块、驱动晶体管、补偿模块、发光控制模块、发光模块、第一存储电容、至少一个第二存储电容和与第二存储电容一一对应的存储控制模块；

数据写入模块用于在数据写入阶段向驱动晶体管的栅极写入数据电压，补偿模块用于在发光阶段之前将包含驱动晶体管阈值电压信息的补偿信号写入驱动晶体管的栅极；

第一存储电容与驱动晶体管的栅极电连接；

存储控制模块包括第一控制端和第二控制端，且存储控制模块分别与第二存储电容、驱动晶体管的栅极、驱动晶体管的第一极电连接，存储控制模块用于在数据写入阶段，响应第一控制端输入的信号控制第二存储电容与驱动晶体管的第一极连接，其中驱动晶体管的第一极与数据写入模块电连接；以及用于在发光阶段，响应第二控制端输入的信号控制第二存储电容与驱动晶体管的栅极连接；

驱动晶体管用于在发光控制模块导通时，根据数据电压驱动发光模块发光。

可选的，存储控制模块包括第一开关单元和第二开关单元，第一开关单元的控制端作为存储控制模块的第一控制端，第一开关单元的第一端与驱动晶体管的第一极电连接，第一开关单元的第二端与第二存储电容的第一端电连接，第一开关单元用于在数据写入阶段，在自身控制端输入信号的控制下导通；

第二开关单元的控制端作为存储控制模块的第二控制端，第二开关单元的第一端与驱动晶体管的栅极电连接，第二开关单元的第二端与第二存储电容的第一端电连接，第二开关单元用于在发光阶段，在自身控制端输入信号的控制下导通；

第一存储电容的第一端与驱动晶体管的栅极电连接，第一存储电容的第二端和第二存储电容的第二端电连接。

可选的，第一存储电容的电容值小于第二存储电容的电容值。

可选的，数据写入模块的控制端和补偿模块的控制端均与第一扫描信号输入端电连接，数据写入模块的第一端与数据电压输入端电连接，数据写入模块的第二端与驱动晶体管的第一极电连接；

补偿模块的第一端与驱动晶体管的第二极电连接，补偿模块的第二端与驱动晶体管的栅极电连接；

其中，存储控制模块的第一控制端与第一扫描信号输入端电连接。

可选的，第一开关单元包括第一晶体管，数据写入模块包括第二晶体管，补偿模块包括第三晶体管，第一晶体管、第二晶体管和第三晶体管的沟道类型相同。