[发明专利]一种基于双浮栅材料的半浮栅存储器及其制备方法

说明书

本发明属于集成电路存储器技术领域，具体为一种基于双浮栅材料的半浮栅存储器及其制备方法。本发明的半浮栅存储器包括：半导体衬底，具有第一掺杂类型；半浮栅阱区，具有第二掺杂类型，位于半导体衬底的上层区域；U型槽，贯穿所述半浮栅阱区，底部处于所述半浮栅阱区的下边界；第一栅极叠层，包括第一栅介质、第一金属栅、富含缺陷的绝缘材料层和金属纳米晶；第二栅极叠层，包括第二栅介质层和第二金属栅；栅极侧墙，位于所述第一栅极叠层和第二栅极叠层两侧；源极和漏极，具有第二掺杂类型，位于第一、第二栅极叠层两侧。本发明利用拥有大量缺陷的绝缘材料和彼此相互分离的金属纳米晶作为双浮栅，有利于数字信号的分辨，增加存储器刷新时间。

技术领域

本发明属于集成电路存储器技术领域，具体涉及一种基于双浮栅材料的半浮栅存储器及其制备方法。

背景技术

目前，集成电路芯片中使用的DRAM器件主要为1T1C结构，即一个晶体管串联一个电容器，通过晶体管的开关实现对电容器的充电和放电，从而实现DRAM器件0和1之间的转换。随着器件尺寸越来越小，集成电路芯片中使用的DRAM器件正面临越来越多的问题，比如DRAM器件要求64ms刷新一次，因此电容器的电容值必须保持在一定数值以上以保证有足够长的电荷保持时间，但是随着集成电路特征尺寸的缩小，大电容的制造已经越来越困难，而且已经占了制造成本的30％以上。半浮栅存储器是DRAM器件的替代概念，不同于通常的1T1C结构，半浮栅器件由一个浮栅晶体管和嵌入式隧穿晶体管组成，通过嵌入式隧穿晶体管的沟道对浮栅晶体管的浮栅进行写入和擦除操作。从半浮栅存储器的工作原理我们可以看出，半浮栅存储器的电荷保持能力由半浮栅的材料决定。因此，如何进一步改进半浮栅的材料成为进一步提高半浮栅存储器的电荷保持能力，增加电荷保持时间的关键。此外，伴随着多晶硅浮栅尺寸的缩小，通过栅间介质的冲击电流过大，会给存储器带来可靠性问题。而且，多晶硅浮栅存在多晶硅耗尽效应，要生长光滑、足够薄的多晶硅薄膜的工艺相对复杂。此外，半浮栅晶体管的擦写速度由嵌入式隧穿晶体管的驱动电流决定。因此，如何进一步提高隧穿晶体管的驱动电流成为进一步提高半浮栅晶体管速度或者降低隧穿晶体管漏极电压，降低功耗的关键。

发明内容

本发明的目的在于提供一种提高数字信号分辨、增加存储器刷新时间的基于双浮栅材料的半浮栅存储器及其制备方法。

本发明提供的基于双浮栅材料的半浮栅存储器，包括：

半导体衬底，其具有第一掺杂类型；

半浮栅阱区，其具有第二掺杂类型，位于所述半导体衬底的上层区域；

U型槽，贯穿所述半浮栅阱区，其底部处于所述半浮栅阱区的下边界；

第一栅极叠层，包括第一栅介质层、第一金属栅、富含缺陷的绝缘材料层和金属纳米晶，其中第一栅介质层覆盖所述U型槽的表面，并在所述半浮栅阱区形成开口；所述第一金属栅覆盖第一栅介质层，在所述开口处向下深入所述半浮栅阱区并水平延伸形成L型；所述富含缺陷的绝缘材料层形成在所述第一金属栅上；所述金属纳米晶位于所述富含缺陷的绝缘材料层上表面，所述富含缺陷的绝缘材料层和所述金属纳米晶构成双浮栅；

第二栅极叠层，包括第二栅介质层和第二金属栅，所述第二栅介质层包覆所述金属纳米晶，并覆盖所述富含缺陷的绝缘材料层表面，且在所述开口处与所述第一金属栅的L型表面相接触，并延伸覆盖所述半浮栅阱区的表面；所述第二金属栅覆盖所述第二栅介质层；栅极侧墙，位于所述第一栅极叠层和第二栅极叠层两侧；

源极和漏极，具有第二掺杂类型，形成于所述半浮栅阱区中，位于所述第一、第二栅极叠层两侧。

本发明的基于双浮栅材料的半浮栅存储器中，优选为，所述富含缺陷的绝缘材料层是HfAlO、ZrAlO、HfSiO、ZrSiO、TiAlO、TiSiO中的一种，或其中几种的任意组合。

本发明的基于双浮栅材料的半浮栅存储器中，优选为，所述金属纳米晶是Ni、Au、Pt、Pd、Ag、Co中的一种，或其中几种的任意组合。