[发明专利]一种晶体振荡器电路及其控制方法

权利要求书

1.一种晶体振荡器电路，其特征在于，包括：第一放大器和第二放大器；所述第一放大器的信号输出端与所述第二放大器的信号输入端相连；所述第一放大器的信号输入端和信号输出端之间并联有晶体；所述第一放大器的信号输入端与地之间串联有第一电容，所述第一放大器的信号输出端与地之间串联有第二电容；所述第二放大器的信号输出端为晶体振荡器电路的时钟信号输出端；

其中，所述第一放大器包括N个相互并联的第一MOS电路，N≥1，N为正整数；

每个第一MOS电路包括多个相互串联的MOS管。

2.根据权利要求1所述的晶体振荡器电路，其特征在于，所述第一MOS电路包括：至少一个第一PMOS管和至少一个第一NMOS管；所述第一PMOS管的源极和漏极连接有第一二极管，所述第一NMOS管的源极和漏极连接有第二二极管；

所述第一PMOS管的源极与所述第一放大器输入电源相连；

所述第一PMOS管的漏极和所述第一NMOS管的漏极相连后作为所述第一放大器的信号输出端；

所述第一NMOS管的源极接地；

所述第一PMOS管的栅极和所述第一NMOS管的栅极相连后作为所述第一放大器的信号输入端；

所述第一PMOS管的漏极和所述第一PMOS管的栅极之间串联有第一电阻。

3.根据权利要求2所述的晶体振荡器电路，其特征在于，还包括：主控电路；

所述主控电路，与所述第一放大器的信号输出端相连，设置为当N≥2时，根据所述信号输出端的输出电压与预设的电压下限阈值和电压上限阈值之间的大小关系判断所述时钟信号的幅值大小，并根据判断结果确定所述第一放大器中接入的第一MOS电路的数量N增加或减小。

4.根据权利要求3所述的晶体振荡器电路，其特征在于，所述第一PMOS管的源极与所述第一放大器输入电源之间串联有第一控制开关；和/或，所述第一NMOS管的源极与地之间串联有第二控制开关；

所述主控电路，与每个第一MOS电路中的所述第一控制开关和/或所述第二控制开关相连，设置为根据对接入第一MOS电路的数量N进行增加或减小的确定结果控制一个或多个第一MOS电路中的所述第一控制开关和/或所述第二控制开关的闭合或打开，以使所述第一放大器中并联的第一MOS电路的数量N增加或减小。

5.根据权利要求3所述的晶体振荡器电路，其特征在于，还包括第一比较器和第二比较器；

所述主控电路通过所述第一比较器和所述第二比较器与所述第一放大器的信号输出端相连；

所述第一比较器，设置为将所述第一放大器的信号输出端的输出电压与所述电压下限阈值相比较，并根据所述输出电压与所述电压下限阈值的大小关系输出第一时钟信号；将所述第一时钟信号输入所述主控电路，作为所述第一放大器中接入的第一MOS电路的数量N增加或减小的第一判断依据；

所述第二比较器，设置为将所述第一放大器的信号输出端的输出电压与所述电压上限阈值相比较，并根据所述输出电压与所述电压上限阈值的大小关系输出第二时钟信号；将所述第二时钟信号输入所述主控电路，作为所述第一放大器中接入的第一MOS电路的数量N增加或减小的第二判断依据。

6.根据权利要求5所述的晶体振荡器电路，其特征在于，所述主控电路与所述第一比较器的第一输出端和所述第二比较器的第二输出端相连；

所述第一比较器的第一输入端和所述第二比较器的第二输入端均与所述第一放大器的信号输出端相连；

所述第一比较器的第三输入端为所述电压下限阈值的输入端；

所述第二比较器的第四输入端为所述电压上限阈值的输入端。

7.根据权利要求1所述的晶体振荡器电路，其特征在于，还包括：低压差线性稳压器LDO；所述LDO包括：第一电压输入端和第一电压输出端；

所述第一电压输入端，与外部输入电源相连；

所述第一电压输出端，分别与所述第一放大器和所述第二放大器的电源输入端相连，设置为输出所述第一放大器和所述第二放大器的电源电压。