[发明专利]一种SRAM读写结构及其测试方法

说明书

本发明提供一种SRAM读写结构及其测试方法，第一、第二PMOS和第一至第四NMOS；其中第一PMOS、第一NMOS和第二PMOS、第二NMOS组成两对相互交叉的耦合反相器；第三NMOS通过连接于反相器的输入端Q、第四NMOS通过连接于反相器的输出端QB将SRAM读写结构内部存储的数据与外围电路进行交互；第三NMOS和第四NMOS的背栅分别连接有电压Vsubgt;BG/subgt;。本发明通过将第三NMOS和第四NMOS的背栅分别接出并施加偏压，通过在测试过程中寻找电学参数的平衡，达到读取操作时第三NMOS的导电能力比第一NMOS差，在写入操作时第四NMOS的导电能力比第二PMOS的导电能力好，实现器件读写能力的协调。

技术领域

本发明涉及半导体技术领域，特别是涉及一种SRAM读写结构及其测试方法。

背景技术

在芯片设计中，存储单元SRAM由于其具备快速存取度以及稳定数据存储能力而被广泛研究，实际应用中，SRAM存储单元的稳定性、读写能力等参数是研究的热点问题。传统的SRAM按照组成基本单元所需的晶体管数目进行划分，可以分为四管SRAM、六管SRAM以及N管SRAM(N6)。其中，六管(6T)SRAM单元由于其结构简单、面积小、数据保存稳定性较好等优点，成为当前业界主流的标准单元结构。SRAM单元的核心部分是由两对交叉耦合反相器组成，首尾相连形成正反馈来抵御漏电或噪声的干扰。反相器的输入端与输出端用于存储两个电位完全相反的数据。

SRAM作为存储单元，最重要的就是读写与写入操作，在六管SRAM单元中不可避免地存在着的读写矛盾(read-write conflict)，即读取操作与写入对传输晶体管的导电的能力有着截然相反的要求。为了解决常规六SRAM单元无法很好协调读取稳定性与写入能力的问题，在平面MOSFET工艺中，通过调整晶体管的尺寸(宽长比)来缓解读写矛盾，宽长比的设计会给器件制造带来难度。

因此，需要提出一种新的SRAM读写结构及其测试方法来解决上述问题。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种SRAM读写结构及其测试方法，用于解决现有技术中常规六SRAM单元无法很好协调读取稳定性与写入能力的问题。

为实现上述目的及其他相关目的，本发明提供一种SRAM读写结构，该结构至少包括：第一、第二PMOS和第一至第四NMOS；其中所述第一PMOS、所述第一NMOS和所述第二PMOS、所述第二NMOS组成两对相互交叉的耦合反相器；所述第三NMOS通过连接于所述反相器的输入端Q、所述第四NMOS通过连接于所述反相器的输出端QB将所述SRAM读写结构内部存储的数据与外围电路进行交互；所述第三NMOS和第四NMOS的背栅分别连接有电压V_BG。

优选地，所述第一、第二PMOS的源极共同连接电源电压Vcc；所述第一PMOS的漏极与所述第一NMOS的漏极连接；所述第二PMOS的漏极与所述第二NMOS的漏极连接；所述第一NMOS的源极与所述第二NMOS的源极相互连接并接地；所述第一PMOS的漏极与所述第一NMOS的漏极的连接端作为所述SRAM结构的所述输入端Q与所述第二PMOS的栅极和所述第二NMOS的栅极相互连接；所述第二PMOS的漏极与所述第二NMOS的漏极作为所述SRAM结构的所述输出端QB与所述第一PMOS的栅极和所述第一NMOS的栅极相互连接。

优选地，所述第三NMOS的源极连接第一位线，其漏极连接所述输入端Q，其栅极连接第一字线；所述第四NMOS的源极连接第二位线，其漏极连接所述输出端QB，其栅极连接第二字线。

优选地，所述第三、第四NMOS的背栅分别通过位于其一侧的接出区连接所述电压V_BG。

本发明还提供所述SRAM读写结构的测试方法，该测试方法包括对静态噪声容限的测试方法，测试至少包括以下步骤：