[发明专利]可重构地址重映射低功耗多功能定时器

说明书

本发明公开了一种可重构地址重映射低功耗多功能定时器，包括16位基本定时器，所述16位基本定时器包括16位重载寄存器和16位计数器，所述16位重载寄存器和所述16位计数器电性连接并且所述16位计数器的一输入端到预分频器的输出端到预分频器的输入端到第一数据选择器MUX1的输出端；4个16位基本定时器重构成2个32位基本定时器或1个32位带有2路比较捕获的通用定时器或1个16位带有6路比较捕获的通用定时器。本发明公开的一种可重构地址重映射低功耗多功能定时器，其只需要集成一种类型的定时器，这种定时器可以作为1个高级定时器或者几个基本定时器，基本定时器的模块时钟可以单独控制、地址分别映射、寄存器逻辑功能共用。

技术领域

本发明属于定时器技术领域，具体涉及一种可重构地址重映射低功耗多功能定时器可重构地址重映射低功耗多功能定时器。

背景技术

定时器按照定时器位宽通常分为8位定时器，16位定时器，32位定时器。按照功能区分定时器有如下几种：

1)基本定时器，只有基本定时与计数功能，可以实现系统定时与外部脉冲计数功能。

2)通用定时器，包含基本定时器功能，还可以实现可调制脉冲输出(PWM)与外部脉冲捕获功能，用于脉冲调制输出与外部脉冲宽度测量。

3)高级定时器，在通用定时器的基础上增加更多的附加功能，如互补输出，输出急停控制等功能。

4)低功耗定时器，在系统时钟不存在时仍然可以计数或定时。

一个系统中具有多个类型定时器，使用起来不方便，全部放置高级定时器浪费芯片面积，增加芯片功耗。

授权公告号为：CN101833535B，主题名称为一种用于可重构星载计算机的具有抗辐射功能的有限状态机的发明专利，其技术方案公开了“包括FPGA电路(1)、计数器电路(2)和定时器电路(3)，所述FPGA电路(1)中的FPGA芯片中包括选择器(1-1)、寄存器(1-2)、汉明码校验电路(1-3)、开关电路(1-4)和片内双端口RAM(1-5)，所述片内双端口RAM(1-5)具有一个只读端口和一个只写端口；所述定时器电路(3)，用于周期性产生定时触发信号，并将所述触发信号同时发送给计数器电路(2)、选择器(1-1)和开关电路(1-4)；所述计数器电路(2)，用于在接收到的触发信号的触发下，产生从0开始由小到大的遍历计数信号，并将所述遍历计数信号输出给选择器(1-1)；所述选择器(1-1)，用于在接收到的触发信号的控制下，选择输入的遍历计数信号或者叠加信号作为地址索引信息同时输出给片内双端口RAM(1-5)的只读端口的地址总线和寄存器(1-2)；其中叠加信号为有限状态机输入信息和汉明码校验电路(1-3)输出的状态信息的叠加信号；所述寄存器(1-2)，用于将接收到的地址索引信息缓存后，在下一个时钟周期输出给片内双端口RAM(1-5)的只写端口的地址总线；所述片内双端口RAM(1-5)，用于存储汉明码编码数据，还用于根据只读端口的地址总线输入的地址索引信息输出相应的汉明码编码数据给汉明码校验电路(1-3)；所述汉明码校验电路(1-3)，用于对输入的汉明码编码数据进行检错并修正，并将修正后的数据输出给片内双端口RAM(1-5)的只读端口的数据总线，同时还将修正后的数据中的状态信息输出给选择器(1-1)，将修正后的数据中的输出信息作为输出数据输出给开关电路(1-4)；所述开关电路(1-4)，用于在接收到的触发信号的控制下，断开或闭合”。

以上述发明专利为例，其虽然提及重构和定时器，但是其所解决的技术问题是：重构星载计算机利用处理器和专用电路共同进行计算。因此，针对上述问题，予以进一步改进。

发明内容

本发明的主要目的在于提供可重构地址重映射低功耗多功能定时器，其只需要集成一种类型的定时器，这种定时器可以作为1个高级定时器或者几个基本定时器，基本定时器的模块时钟可以单独控制、地址分别映射、寄存器逻辑功能共用。