[发明专利]考虑先进制程约束的混合行高标准单元电路合法化方法

说明书

本发明涉及一种考虑先进制程约束的混合行高标准单元电路合法化方法，包括如下步骤：(1)对围栏区域进行处理，并将单元对齐到相应子芯片及其最近的正确行；(2)将合法化问题转化为一个二次规划问题，通过基于模数的矩阵分裂迭代法解决所述二次规划问题；(3)搜索可能导致过度移动的破坏性单元，并将破坏性单元重新分配到可能的最佳行中；(4)通过部分单元的水平翻转减少边缘间距；(5)处理存在的单元重叠和违反技术约束单元；(6)处理剩余的非法单元；(7)在不违反技术约束的前提下优化最大位移和总位移。该方法有利于在优化最大位移量和总位移量的同时减少违反技术约束的情况。

技术领域

本发明属于超大规模集成电路(VLSI)设计技术领域，具体涉及一种考虑先进制程约束的混合行高标准单元电路合法化方法。

背景技术

混合高度标准单元电路相对于传统的单倍高度单元电路，可以提供更好的功率、面积、可布线性和性能等，因此成为广泛使用的先进技术。由于异构的单元结构和额外的电源轨道的限制，多倍行高标准单元布局设计产生了具有挑战性的问题，特别是混合高度标准单元的合法化问题。此外还需要解决更复杂的设计规则和约束(例如单元边缘间距、引脚短路、引脚接入约束)。不考虑这些约束的合法化可能会产生非法解决方案或导致严重的布线违规，由于纠正这些违规现象是非常困难且耗时的，所以在合法化同时考虑这些约束是非常有必要的。

为了尽可能保持全局布局和时间优化的解的质量，理想的合法化方法应该在消除所有单元重叠并满足所有设计规则的同时最小化单元的平均位移量和最大位移量。此外，在处理具有大量单元的先进电路时仍应该是快速和稳健的。

现有的混合高度标准单元的合法化方法存在下列问题：(1)大部分混合高度单元合法化方法不考虑先进制程约束；(2)现有的考虑先进制程中的技术约束和围栏区域约束单行高度单元合法化方法难以延伸到混合高度单元合法化中。因此，有必要设计一种高效的考虑先进制程约束的混合行高标准单元合法化算法来克服现有技术存在的问题。

发明内容

本发明的目的在于提供一种考虑先进制程约束的混合行高标准单元电路合法化方法，该方法有利于在优化最大位移量和总位移量的同时减少违反技术约束的情况。

为实现上述目的，本发明采用的技术方案是：一种考虑先进制程约束的混合行高标准单元电路合法化方法，包括如下步骤：

(1)对围栏区域进行处理，统一围栏区域和默认区域，并将单元对齐到相应子芯片及其最近的正确行；

(2)将合法化问题转化为一个二次规划问题，通过基于模数的矩阵分裂迭代法MMSIM解决所述二次规划问题；

(3)搜索可能导致过度移动的破坏性单元，并将所述破坏性单元重新分配到可能的最佳行中；

(4)检查所有单元，通过部分单元的水平翻转减少边缘间距；

(5)处理存在的单元重叠和违反技术约束单元；

(6)处理剩余的非法单元；

(7)在不违反技术约束的前提下优化最大位移和总位移。

进一步地，所述步骤(1)的实现方法为：将芯片划分为若干个子芯片，每个子芯片对应一个区域，并将其他区域视为障碍物；划分之后的每个子芯片都有对应的单元和障碍物，以独立地处理每个子芯片上的合法化问题；当对需要被放置在围栏区域内的单元进行合法化时，将默认区域，即除围栏区域之外的空白区域视为障碍物；否则，将围栏区域视为障碍物；