[发明专利]一种面板驱动电路、控制方法及面板

权利要求书

1.一种面板驱动电路，其特征在于，包括第一GIP电路、第二GIP电路和第三GIP电路，所述第二GIP电路的结构与第三GIP电路的结构相同，所述第一GIP电路分别与第二GIP电路和第三GIP电路电连接，所述第二GIP电路与第三GIP电路电连接，所述第一GIP电路包括晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、晶体管T6、晶体管T7、晶体管T8、晶体管T12、晶体管ST1、电容C1和电容C2，所述第二GIP电路包括晶体管T9、晶体管T10、晶体管ST2和电容C3；

所述晶体管T1的栅极分别与晶体管T1的漏极和第一扫描信号线电连接，所述晶体管T1的源极分别与晶体管T7的漏极、晶体管T3的栅极、晶体管T5的漏极、电容C1的一端、晶体管T4的栅极、晶体管ST2的源极和晶体管ST1的源极电连接，所述晶体管T7的栅极与扫描信号线G_n+4电连接，所述晶体管T4的漏极与时钟信号CLK1电连接，所述晶体管T7的源极分别与晶体管T3的源极、晶体管T5的源极、晶体管T6的源极、晶体管T10的源极和晶体管T8的源极电连接，所述晶体管T3的漏极分别与晶体管T2的源极、晶体管T5的栅极、晶体管T6的栅极、晶体管T10的栅极和晶体管T8的栅极电连接，所述晶体管T2的栅极分别与晶体管T2的漏极晶体管ST1的栅极、晶体管ST2的栅极和时钟信号CLK5电连接，所述电容C1的另一端分别与晶体管T6的漏极、晶体管T4的源极和扫描信号线G_n电连接，所述晶体管ST1的漏极分别与电容C2的一端和晶体管T12的栅极电连接，所述电容C2的另一端分别与晶体管T12的源极、晶体管T8的漏极和扫描信号线G_n+1电连接，所述晶体管T12的漏极与时钟信号CLK2电连接，所述晶体管ST2的漏极分别与电容C3的一端和晶体管T9的栅极电连接，所述电容C3的另一端分别与晶体管T9的源极、晶体管T10的漏极和扫描信号线G_n+2电连接，所述晶体管T9的漏极与时钟信号CLK3电连接，所述扫描信号线G_n、扫描信号线G_n+1、扫描信号线G_n+2和扫描信号线G_n+4中的参数n均为大于或者等于1的正整数。

2.根据权利要求1所述的面板驱动电路，其特征在于，所述电容C1、电容C2和电容C3的电容量均相同。

3.根据权利要求1所述的面板驱动电路，其特征在于，所述晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、晶体管T6、晶体管T7、晶体管T8、晶体管T9、晶体管T10和晶体管T12均为薄膜晶体管。

4.一种权利要求1-3任意一项所述的面板驱动电路的控制方法，其特征在于，包括以下步骤：

步骤S1、在第一时间段，控制晶体管T1的栅极和晶体管ST1的栅极均输入高电平，控制晶体管T4的漏极、晶体管T7的栅极、晶体管T9的漏极和晶体管T12的漏极均输入低电平；

步骤S2、在第二时间段，控制晶体管T4的漏极和晶体管ST1的栅极均输入高电平，控制晶体管T1的栅极、晶体管T7的栅极、晶体管T9的漏极和晶体管T12的漏极均输入低电平；

步骤S3、在第三时间段，控制晶体管T12的漏极和晶体管ST1的栅极均输入高电平，控制晶体管T1的栅极、晶体管T4的漏极、晶体管T7的栅极和晶体管T9的漏极均输入低电平；

步骤S4、在第四时间段，控制晶体管T9的漏极和晶体管ST1的栅极均输入高电平，控制晶体管T1的栅极、晶体管T4的漏极、晶体管T7的栅极和晶体管T12的漏极均输入低电平；

步骤S5、在第五时间段，控制晶体管ST1的栅极均输入高电平，控制晶体管T1的栅极、晶体管T4的漏极、晶体管T7的栅极、晶体管T9的漏极和晶体管T12的漏极均输入低电平；

步骤S6、在第六时间段，控制晶体管T7的栅极和晶体管ST1的栅极均输入高电平，控制晶体管T1的栅极、晶体管T4的漏极、晶体管T7的栅极和晶体管T9的漏极均输入低电平；所述第一时间段、第二时间段、第三时间段、第四时间段、第五时间段和第六时间段为依次连续的时间段。

5.一种面板，其特征在于，包括显示区和非显示区，所述非显示区分布在显示区两侧，所述非显示区包括权利要求1-3任意一项所述的面板驱动电路。