[发明专利]一种2b/cycle逐次逼近模数转换器及其量化方法

说明书

一种2b/cycle逐次逼近模数转换器及其量化方法，包括DAC模块、选择模块、比较器模块、重新编码模块和逐次逼近逻辑模块，DAC模块用于对输入信号进行采样，其输出信号通过选择模块传输至比较器模块，复用DAC模块，通过三次预切的方式来产生三次参考电压；选择模块用于将每次预切产生的DAC模块的输出信号分别输出到三个比较器中获得对应的比较结果，重新编码模块对三个比较器获得的三个比较结果进行编码获得对应的二进制码，逐次逼近逻辑模块用于对重新编码模块在每次量化获得的二进制码进行处理产生对应的输出码字并控制DAC模块中量化电容的切换。本发明通过复用DAC模块产生三个参考电压，减少了传统2b/cycle SAR ADC中的辅助DAC，大大减小了模数转化器芯片的面积以及功耗。

技术领域

本发明属于模拟集成电路技术领域，涉及一种2b/cycle的逐次逼近模拟数字转换器及其量化方法。

背景技术

为了提高传统SAR ADC(逐次逼近模数转换器)的速度，有文献提出了2b/cycle的模拟数字转换器(ADC)，这种转换器能够在一个量化周期内量化出来2个数字码字，因此对于一个N位的ADC，2b/cycle SAR ADC只需要在N/2个周期内便能够将N个数字码字量化出来，比普通SAR ADC的速度快一倍。

传统的2b/cycle SAR ADC需要两个DAC，一个和普通的SAR ADC中的DAC一样用来采样和量化输入信号的主DAC，一个用来配合主DAC进行插值产生量化比较所需要的三个参考电压的辅助DAC，3个参考电压用以与主DAC产生的残差信号进行比较，从而实现在一个量化周期内能够产生3个比较结果，即温度计码，再将温度计码转换为二进制码，以实现2b/cycle的功能。由于电容会消耗很大的芯片面积，所以多出来的DAC和电阻内插或电容内插结构会使芯片面积大大增加，另外辅助DAC和主DAC之间存在电容失配以及内插结构存在的电阻失配或电容失配，也增加了数字校正的复杂性。

发明内容

针对上述传统2b/cycle SAR ADC需要两个DAC导致的芯片面积大、电路复杂性高和存在失配问题，本发明提出了一种只需要使用一个DAC电容阵列且不需要电容内插或者电阻内插结构的新型2b/cycle逐次逼近模数转换器(SAR ADC)，并提出对应的量化方法，与传统的2b/cycle SAR ADC相比，减少了辅助DAC以及内插结构，大大减小了ADC芯片的面积和电路版图的复杂性。

本发明的技术方案为：

一种2b/cycle逐次逼近模数转换器，包括DAC模块、选择模块、比较器模块、重新编码模块和逐次逼近逻辑模块，

所述DAC模块包括DAC电容阵列，所述DAC电容阵列包括N+1个量化电容，按照权重从高到低依次编号为C₁、C₂、C₃、……、C_N+1，其中N为所述模数转换器的位数；所述N+1个量化电容的上级板均连接共模电压，下极板分别通过开关后连接输入信号、参考高电压或参考低电压；

所述比较器模块包括三个比较器，每次量化时切换两个量化电容C_i和C_i+1获得对应的第i位输出码字和第i+1位输出码字，其中i为正整数且i∈[1，N-1]，i从1开始取；每次量化时控制量化电容C_i和C_i+1下极板连接情况分别为连接参考高电压和参考低电压、连接参考高电压和参考高电压、连接参考低电压和参考高电压，所述选择模块分别将三种连接情况下所述DAC模块的输出信号输入到所述三个比较器的输入端进行比较；

所述重新编码模块用于对所述三个比较器的比较结果进行编码获得对应的二进制码；

所述逐次逼近逻辑模块用于对所述重新编码模块在每次量化获得的二进制码进行处理产生对应的第i位输出码字和第i+1位输出码字并控制所述DAC模块中量化电容的切换。