[发明专利]分栅快闪存储器及其制备方法

说明书

本发明提供的一种分栅快闪存储器及其制备方法，所述分栅快闪存储器的制备方法包括以下步骤：提供一半导体衬底，所述半导体衬底上形成有字线栅极以及覆盖所述字线栅极的硬掩模层(SIN层)，所述字线栅极的端面暴露在刻蚀环境中；在所述字线栅极的端面处形成侧墙结构，所述侧墙结构覆盖了所述端面；湿法去除所述硬掩模层。本发明通过在所述字线栅极的端面处形成侧墙结构，所述侧墙结构覆盖了所述端面，避免了后续在湿法去除覆盖所述字线栅极的硬掩模层时，误刻蚀共享字线和控制栅极之间的SIN层导致在端面处出现的共享字线和控制栅极之间空洞的问题，避免了共享字线和控制栅极之间发生短路，进而解决了分栅快闪存储器的失效的问题。

技术领域

本发明涉及半导体制造领域，特别涉及一种分栅快闪存储器及其制备方法。

背景技术

在目前的半导体产业中，存储器件在集成电路产品中占了相当大的比例，存储器中的快闪存储器的发展尤为迅速。它的主要特点是在不加电的情况下能长期保持存储的信息，具有集成度高、较快的存取速度和易于擦除等多项优点，因而在微机、自动化控制等多项领域得到了广泛的应用。

快闪存储器分为两种类型：叠栅(stack gate)快闪存储器和分栅(split gate)快闪存储器。叠栅快闪存储器具有浮栅和控制栅极，其中，控制栅极位于浮栅上方，制造叠栅快闪存储器的方法比制造分栅快闪存储器简单，然而叠栅快闪存储器存在过擦除问题。与叠栅快闪存储器不同的是，分栅快闪存储器在浮栅的一侧形成作为擦除栅极的字线，字线作为控制栅极，在擦写性能上，分栅快闪存储器有效地避免了叠栅快闪存储器的过擦除效应，电路设计相对简单。而且，分栅结构利用源端热电子注入进行编程，具有更高的编程效率，因而被广泛应用在各类诸如智能卡、SIM卡、微控制器、手机等电子产品中。分栅快闪存储器包括具有存储区和逻辑区的半导体衬底，在去除存储区的氮化硅层时，容易将位于字线端点上的共享字线和控制栅极之间的SiN刻蚀掉，造成共享字线和控制栅极之间发生短路。

在形成分栅快闪存储器时，容易将位于字线端面上的共享字线和控制栅极之间的SiN刻蚀掉，造成共享字线和控制栅极之间发生短路，从而引起了分栅快闪存储器的失效问题。

发明内容

本发明的目的在于提供一种分栅快闪存储器及其制备方法，以避免共享字线和控制栅极之间的短路问题，从而避免了分栅快闪存储器的失效问题。

为解决上述技术问题，本发明提供一种分栅快闪存储器的制备方法，包括以下步骤：

提供一半导体衬底，所述半导体衬底上形成有字线栅极以及覆盖所述字线栅极的硬掩模层，所述字线栅极的端面暴露在刻蚀环境中；

在所述端面处形成侧墙结构，所述侧墙结构覆盖了所述端面；

湿法去除所述硬掩模层。

可选的，在所述字线栅极的端面处形成侧墙结构包括以下步骤：

在所述半导体衬底上形成侧墙结构膜层；

刻蚀所述侧墙结构膜层，以形成侧墙结构。

进一步的，通过化学气相沉积工艺在所述半导体衬底上形成侧墙结构膜层。

更进一步的，所述侧墙结构膜层为氧化物层，又或者为氧化物-氮化物叠层。

更进一步的，所述侧墙结构膜层的厚度

更进一步的，提供一半导体衬底，所述半导体衬底上形成有字线栅极以及覆盖所述字线栅极的硬掩模层，所述字线栅极的端面暴露在刻蚀环境中包括以下步骤：

提供一半导体衬底，所述半导体衬底包括存储区，所述存储区形成有字线栅极；

在所述字线栅极上形成硬掩模层以及图形化的光刻胶层，所述图形化的光刻胶层覆盖了所述字线栅极，并暴露出所述存储区未形成字线栅极的区域，同时还暴露出所述字线栅极的端面上的硬掩模层；