[发明专利]芯片封装结构及其制法

权利要求书

1.一种芯片封装结构，其特征在于，包括：

一基板，其表面具有一芯片贴装区及多个打线接点；

一感测芯片，贴装于该芯片贴装区，该感测芯片具有一用以接收环境信息的感测区及多个电接点；

一环状挡墙，设于该感测芯片并围绕该感测区，该环状挡墙间隔于该感测区与该些电接点之间；

多个导线，分别连接于该些打线接点及该些电接点之间；以及

一封装材料，设于该基板及该感测芯片的部分表面而包覆该些打线接点、该些电接点及该些导线，且该环状挡墙所围绕的区域未设有该封装材料。

2.根据权利要求1所述的芯片封装结构，其特征在于，该环状挡墙具有一外环面，该封装材料接触该外环面。

3.根据权利要求1所述的芯片封装结构，其特征在于，该环状挡墙具有一顶面，该封装材料与该顶面等高。

4.一种芯片封装结构的制法，其特征在于，包括：

贴膜：在一晶圆的一工作面层合至少一层半固化的干膜，该晶圆具有多个感测芯片，各感测芯片具有一用以接收环境信息的感测区及多个电接点，该干膜覆盖所述感测区及所述电接点；

局部固化：令该半固化的干膜的一部份完全固化，该干膜完全固化的部分分别围绕该些感测芯片的感测区；

移除干膜：将该干膜中未完全固化的部分自该工作面移除，该干膜中完全固化的部分成为多个分别围绕该些感测芯片的感测区的环状挡墙，各环状挡墙将其所围绕的感测区与该些电接点间隔开；

切割：将该晶圆上的多个感测芯片切割分开；

黏晶：将各该感测芯片贴装于一基板的一芯片贴装区，该基板具有多个打线接点；

打线：将多个导线分别连接于该些打线接点及该些电接点之间；

封胶：将打线后的感测芯片置于一模具的一模穴，该模穴具有一第一腔室及一第二腔室，该环状挡墙位于该第一、第二腔室之间而使该第一、第二腔室在空间上不连通，该感测区位于该第一腔室内，该些打线接点、该些电接点及该些导线位于该第二腔室内，并在该第二腔室内填入封装材料。

5.根据权利要求4所述芯片封装结构的制法，其特征在于，该环状挡墙具有一外环面，并且在封胶后，该封装材料接触该外环面。

6.根据权利要求4所述芯片封装结构的制法，其特征在于，该环状挡墙具有一顶面，并且在封胶后，该封装材料与该顶面等高。