[发明专利]固态硬盘SOC芯片FPGA原型验证DDR的装置、方法、计算机设备及存储介质

说明书

本发明涉及一种固态硬盘SOC芯片FPGA原型验证DDR的装置、方法、计算机设备及存储介质，装置包括FPGA，PFGA内设置有双沿速率内存控制逻辑模块，接口协议转换模块和FPGA双沿速率内存物理接口模块，FPGA双沿速率内存物理接口模块的连接有DDR颗粒；双沿速率内存控制逻辑模块用于输出与ASIC一致的标准总线协议的命令数据给接口协议转换模块；接口协议转换模块用于将命令数据转成FPGA双沿速率内存物理接口模块接口协议的命令数据，并发送；FPGA双沿速率内存物理接口模块用于将接收到的命令数据发送DDR颗粒。本发明由FPGA双沿速率内存物理接口模块发送给DDR颗粒，能够在FPGA上验证ASIC的双沿速率内存控制逻辑模块，灵活性高，成本更低。

技术领域

本发明涉及固态硬盘领域，更具体地说是指一种固态硬盘SOC芯片FPGA原型验证DDR的装置、方法、计算机设备及存储介质。

背景技术

SSD(Solid State Drive，固态硬盘)的SOC芯片验证过程中，SOC芯片中一般包含DDR SDRAM(double date rate synchronous dynamic random access memory，双倍速率同步动态随机存储器)控制单元，一般有DDR Controller(Memory Controller，内存控制逻辑)和DDR PHY(Physical Interface，物理层接口)，FPGA(Field-Programmable GateArray，现场可编程逻辑门阵列)原型验证的时候，由于PHY是仅用于ASIC(专门应用集成电路)，无法集成到FPGA中。DDR PHY负责数据传输，风险低；主要是DDR controller负责总线的仲裁，调度，需要在FPGA上验证。

FPGA原型验证，传统的做法是直接采用FPGA的DDR IP，这样的缺点是无法在FPGA上验证ASIC的DDR Controller，只能依赖EDA仿真保证，风险高。而且DDR Controller负责多个端口总线的仲裁，firmware团队在开发的时候，需要尽可能与ASIC一致。

发明内容

本发明的目的在于克服现有技术的缺陷，提供一种固态硬盘SOC芯片FPGA原型验证DDR的装置、方法、计算机设备及存储介质。

为实现上述目的，本发明采用以下技术方案：

第一方面，本发明提出一种固态硬盘SOC芯片FPGA原型验证DDR的装置，包括FPGA，所述PFGA内设置有双沿速率内存控制逻辑模块，接口协议转换模块和FPGA双沿速率内存物理接口模块，所述FPGA双沿速率内存物理接口模块的连接有DDR颗粒；

所述双沿速率内存控制逻辑模块用于接收AXI总线协议的命令数据，并对AXI总线标准的命令数据进行调度和仲裁，输出与ASIC一致的标准总线协议的命令数据给所述接口协议转换模块；

所述接口协议转换模块用于将标准总线协议的命令数据转成所述FPGA双沿速率内存物理接口模块接口协议的命令数据，并发送给所述FPGA双沿速率内存物理接口模块；

所述FPGA双沿速率内存物理接口模块用于将接收到的命令数据发送给DDR颗粒。

第二方面，本发明提出一种固态硬盘SOC芯片FPGA原型验证DDR的方法，基于如上所述的固态硬盘SOC芯片FPGA原型验证DDR的装置，包括以下步骤：

通过双沿速率内存控制逻辑模块接收AXI总线协议的命令，仲裁解析读命令得到DFI接口协议的命令并输出给接口协议转换模块；

通过接口协议转换模块将DFI接口协议的命令转换成FPGA双沿速率内存物理接口模块接口协议的命令，并发输出给FPGA双沿速率内存物理接口模块；

通过FPGA双沿速率内存物理接口模块将命令输出给DDR颗粒；

DDR颗粒根据接收到的命令，进行数据读取或数据写入。