[发明专利]存储器、存储器芯片以及存储器数据存取方法

说明书

本发明提供一种存储器、存储器芯片以及存储器数据存取方法。本发明的存储器包含多个存储器芯片。多个存储器芯片中的每一个包含第一体组、第二体组以及读取放大器及写入放大器。第一体组包含多个第一存储体。第二体组包含多个第二存储体。读取放大器及写入放大器分别耦接至第一体组及第二体组。读取放大器及写入放大器经配置以独立地存取不同体组。

技术领域

本发明大体上涉及存储器数据存取技术，特定而言，涉及一种存储器、存储器芯片以及存储器数据存取方法。

相关申请的交叉参考

本申请案主张2019年8月15日申请的美国临时申请案序列号62/886,973的优先权益。以上所提及的专利申请案的全部内容特此以引用的方式并入本文中，且成为本说明书的一部分。

背景技术

在一般存储器架构中，存储器的多个存储器芯片中的每一个仅包含具有多个存储体的一个存储体组，其中存储器芯片中的每一个还包含一个读取放大器及一个写入放大器。也就是说，存储器芯片中的每一个必须在不同时间分别执行读取操作及写入操作。换言之，若存储器芯片中的一个在相同时间具有读取需求及写入需求，则存储器芯片中的一个必须执行读取操作及写入操作中的一个，且随后在完成前一操作之后执行读取操作及写入操作中的另一个。因此，一般存储器架构的存储器的存储器数据存取效率较低，且易于发生存储器数据存取冲突。因此，关于如何使存储器达到良好数据存取效率以及减少存储器数据存取冲突，下文提供若干实施例的解决方案。

发明内容

本发明针对一种存储器、存储器芯片以及存储器数据存取方法，且能够提供较佳存储器数据存取效率。

本发明的存储器包含多个存储器芯片。多个存储器芯片中的每一个包含第一体组、第二体组以及读取放大器及写入放大器。第一体组包含多个第一存储体(Bank)。第二体组包含多个第二存储体。读取放大器及写入放大器分别耦接至第一体组及第二体组，且经配置以独立地存取不同体组。

在本发明的一实施例中，各多个存储器芯片的读取放大器经由第一子输入/输出总线耦接至第一输入/输出总线。第一输入/输出总线的频宽大于第一子输入/输出总线的频宽，以使得多个存储器芯片的读取放大器的至少部分同时经由第一输入/输出总线传输数据。

在本发明的一实施例中，第一输入/输出总线的频宽等于耦接多个存储器芯片的读取放大器的第一子输入/输出总线的频宽的总和。

在本发明的一实施例中，各多个存储器芯片的写入放大器经由第二子输入/输出总线耦接至第二输入/输出总线。第二输入/输出总线的频宽大于第二子输入/输出总线的频宽，以使得多个存储器芯片的写入放大器的至少部分同时经由第二输入/输出总线接收数据。

在本发明的一实施例中，第二输入/输出总线的频宽等于耦接多个存储器芯片的写入放大器的第二子输入/输出总线的频宽的总和。

在本发明的一实施例中，存储器芯片中的一个接收读取开始命令以开始读取操作，且存储器芯片中的一个的读取放大器在读取操作的读取时段期间自第一体组及第二体组中的一个读取第一数据。存储器芯片中的一个在读取时段期间连续接收写入开始命令以开始写入操作，且存储器芯片中的一个的写入放大器在写入操作的写入时段期间将第二数据写入至第一体组及第二体组中的一个中，其中读取时段与写入时段部分交叠。

在本发明的一实施例中，多个第一存储体及多个第二存储体中的每一个为存储器阵列。存储器阵列包含多个子存储器阵列。多个子存储器阵列经由全局数据线耦接至读取放大器及写入放大器。当读取放大器在读取时段期间根据读取开始命令自全局数据线读取多个子存储器阵列中的一个的第一数据时，写入放大器预先接收第二数据以开始写入时段。在读取放大器完成在读取时段期间自全局数据线接收第一数据之后，写入放大器将第二数据连续传输至全局数据线以用于在写入时段期间写入至相同或不同子存储器阵列中。