[发明专利]非易失性存储器设备及其操作方法以及存储系统

说明书

一种非易失性存储器设备的操作方法，其中该非易失性存储器设备包括单元串，其中该单元串包括串联在位线与共源极线之间并堆叠在垂直于基板的方向上的多个单元晶体管，该方法包括：对多个单元晶体管中的擦除控制晶体管进行编程；以及在擦除控制晶体管被编程之后，将擦除电压施加到共源极线或位线，并且将擦除控制电压施加到连接到擦除控制晶体管的擦除控制线，其中，擦除控制电压小于擦除电压且大于接地电压，并且其中，擦除控制晶体管在多个单元晶体管中的接地选择晶体管与共源极线之间，或者在多个单元晶体管中的串选择晶体管与位线之间。

相关申请的交叉引用

本申请要求于2019年5月9日向韩国知识产权局提交的韩国专利申请No.10-2019-0054546的优先权，其公开通过引用而整体并入本文。

技术领域

本发明构思的示例性实施例涉及一种半导体存储器，并且更具体地，涉及一种非易失性存储器设备及其操作方法以及包括该非易失性存储器设备的存储设备。

背景技术

半导体存储器设备可以被分类为易失性存储器设备或非易失性存储器设备。当存储的数据在断电的情况下消失时，半导体存储器设备是易失性的。易失性存储器设备的示例包括静态随机存取存储器(Static Random Access Memory，SRAM)或动态RAM(DynamicRAM，DRAM)。当存储的数据在断电的情况下保留时，半导体存储器设备是非易失性的。非易失性存储器设备的示例包括快闪存储器设备、相变RAM(Phase-Change RAM，PRAM)、磁性RAM(Magnetic RAM，MRAM)、电阻式RAM(Resistive RAM，RRAM)或铁电RAM(Ferroelectric RAM，FRAM)。

在非易失性存储器设备中，快闪存储器被广泛用作高容量存储介质。如今，正在开发三维快闪存储器设备以提供增加的集成度。因此，正在开发用于控制高度集成的快闪存储器设备的各种技术。

发明内容

根据本发明构思的示例性实施例，一种非易失性存储器设备的操作方法，其中该非易失性存储器设备包括单元串，其中该单元串包括串联在位线与共源极线之间并堆叠在垂直于基板的方向上的多个单元晶体管，该方法包括：对多个单元晶体管中的擦除控制晶体管进行编程；以及在擦除控制晶体管被编程之后，将擦除电压施加到共源极线或位线，并且将擦除控制电压施加到连接到擦除控制晶体管的擦除控制线，其中，擦除控制电压小于擦除电压且大于接地电压，并且其中，擦除控制晶体管在多个单元晶体管中的接地选择晶体管与共源极线之间，或者在多个单元晶体管中的串选择晶体管与位线之间。

根据本发明构思的示例性实施例，一种非易失性存储器设备，包括：存储器单元阵列，其中该存储器单元阵列包括单元串，其中该单元串包括串联在位线与共源极线之间并堆叠在垂直于基板的方向上的多个单元晶体管；行解码器，被配置为控制共源极线和连接到多个单元晶体管中的擦除控制晶体管的擦除控制线；输入/输出电路，被配置为控制位线；以及控制逻辑电路，其中，在与单元串相关联的擦除操作中，控制逻辑电路控制行解码器和输入/输出电路，使得擦除控制晶体管被编程，然后控制行解码器和输入/输出电路，使得擦除电压被施加到共源极线或位线并且擦除控制电压被施加到擦除控制线，其中，擦除控制电压小于擦除电压且大于接地电压，并且其中，擦除控制晶体管在多个单元晶体管中的接地选择晶体管与共源极线之间，或者在多个单元晶体管中的串选择晶体管与位线之间。