[发明专利]一种失败比特数统计方法及存储器设备

说明书

本申请实施例公开了一种失败比特数统计方法及存储器设备，其中，所述方法包括：将第i次编程脉冲施加到存储器单元；在施加所述第i编程脉冲的过程中，执行以下操作：从第一锁存器读取第i‑1次统计数据，所述第i‑1统计数据为用于统计第i‑1编程操作的失败比特数所需的数据；根据所述第i‑1统计数据，执行所述第i‑1编程操作的失败比特数统计操作；其中，i为大于1的整数。

技术领域

本申请实施例涉及但不限于半导体领域，尤其涉及一种失败比特数统计方法及存储器设备。

背景技术

快闪存储器作为例如移动电话、数字相机等便携式电子设备的存储媒介而被广泛使用。快闪存储器通常使用允许高存储器密度、高可靠性和低功耗的单晶体管存储器单元。通过对电荷存储结构(例如，浮栅或电荷阱)或其它物理现象(例如，相变或偏振)进行编程，存储器单元的阈值电压的改变决定每个存储器单元的数据状态(例如，数据值)。

相关技术中，对存储器进行编程后，需要进行失败比特数统计(Fail Bit Count，FBC)，而在时序上，统计失败比特数的操作是在当前编程操作和下一次编程操作之间执行的，需要占用额外的时间。

发明内容

有鉴于此，本申请实施例为解决相关技术中存在的问题而提供一种失败比特数统计方法及存储器设备。

本申请实施例的技术方案是这样实现的：

第一方面，本申请实施例提供一种失败比特数统计方法，包括：

将第i编程脉冲施加到存储器单元；

在施加所述第i编程脉冲的过程中，执行以下操作：

从第一锁存器读取第i-1统计数据，所述第i-1统计数据为用于统计第i-1编程操作的失败比特数所需的数据；

根据所述第i-1统计数据，执行所述第i-1编程操作的失败比特数统计操作；

其中，i为大于1的整数。

在一些实施例中，在所述施加所述第i编程脉冲的过程中，所述方法还执行以下操作：

从第二锁存器读取第i编程数据，所述第i编程数据为对所述存储器单元执行第i编程操作所需的数据；

根据所述第i编程数据，执行所述第i编程操作。

在一些实施例中，所述方法应用于存储器中存储器单元的页面编程过程；所述第一锁存器为所述存储器的页面缓冲器中的低电压阈值锁存器；所述第二锁存器为所述页面缓冲器中的感测锁存器。

在一些实施例中，所述将第i编程脉冲施加到存储器单元之前，所述方法还包括：

执行第i-1编程操作的验证操作，获得所述第i-1验证结果；其中，所述第i-1验证结果包括第i-1统计数据和第i编程数据，其中第i-1统计数据为用于统计第i-1编程操作的失败比特数所需的数据，所述第i编程数据为用于对存储器单元执行第i编程操作所需的数据；

将所述第i编程数据存储至所述第二锁存器中。

在一些实施例中，所述方法还包括：在所述将第i编程脉冲施加到存储器单元之前，将所述第i-1统计数据存储至所述第一锁存器中；或者，

在施加所述第i编程脉冲的过程中，在所述从第一锁存器读取第i-1统计数据之前，将所述第i-1统计数据存储至所述第一锁存器中。

在一些实施例中，所述方法还包括：当所述将第i编程脉冲施加到存储器单元执行完成之后，执行第i编程操作的验证操作，获得所述第i验证结果；其中，所述第i验证结果包括第i统计数据和第i+1编程数据；

将所述第i统计数据存储至所述第一锁存器中；