[发明专利]一种基于指令凋零的多指令乱序发射方法及处理器

说明书

本发明公开了一种基于指令凋零的多指令乱序发射方法及处理器，属于处理器设计领域。本发明摒弃了传统发射架构中冗长的仲裁结构，增加指令凋零电路，采用指令年龄阵列来表征指令在CPU中存储的时间，另外加上一位唤醒状态位，将已经超过凋零阈值的指令存放至沉降池以便CPU直接发射，并改善指令请求电路、指令分配电路、唤醒电路等电路结构，有效改善多指令发射这一处理器中关键路径的时序；唤醒指令时，对执行周期短的指令延迟唤醒，对执行周期长的指令提前唤醒，以保证指令能够背靠背执行，满足了现代超标量乱序处理器中高性能功耗比、低延时、高IPC的要求，解决了现有技术中处理器无法在发射队列表项数日益增加、延迟也日益增加的问题。

技术领域

本发明涉及一种基于指令凋零的多指令乱序发射方法及处理器，属于处理器设计领域。

背景技术

自从Dennard扩展终结的十多年以来，CPU的单核性能改进尤为缓慢。在此背景下，重新研究核心微体系结构以获得高的单核性能是完全有必要的。

在CPU的众多结构中，指令发射架构是实现CPU高性能的重要架构之一。指令发射架构通过在每个周期从指令发射队列中的待发射指令中选择并发射指令来调度执行指令。为了获得高性能，指令发射架构必须在低延迟的情况下实现高IPC(Instructions perclock，每周期执行指令数)。同时在设计指令发射架构过程中，低延迟是重要的考虑因素，因为指令发射架构是处理器中的时序关键路径，指令发射架构的延迟会对CPU的工作主频产生重大影响。

传统多指令乱序发射架构通过仲裁电路来选择可以进行发射的指令，优点是可以准确选择年龄最大的指令进行发射，保证了处理器流水线的效率，但是随着发射队列表项数的增长，仲裁电路的延迟会相应增加。

在现代处理器中，为追求高IPC，发射队列中往往会设计众多表项，这就造成仲裁电路的延迟明显，使指令发射电路成为处理器中的关键路径，成为处理器的主频的瓶颈。

针对以上需求和挑战，针对低延迟、高IPC等条件，提供一种基于指令凋零的多指令乱序发射架构的设计是非常迫切的。

本发明所设计的多指令乱序发射架构，在能有效判别指令年龄的大小、对处理器流水线的效率的影响尽可能小的条件下，时序路径的延迟不会随发射队列中表项数的增加而增加，保证在具有大量表项的处理器中延迟尽可能小，对处理器的主频提升提供了保障。

发明内容

为了解决目前通过仲裁电路来选择可以进行发射的指令的方法随着发射队列表项数的增长，仲裁电路的延迟会相应增加的问题，本发明提供一种基于指令凋零的多指令乱序发射方法及处理器。

一种多指令乱序发射方法，在处理器的指令乱序发射架构中增加一个指令凋零电路，用于将新分配的指令存入发射队列，并对发射队列中的指令实现凋零操作；所述方法包括：

将指令凋零电路中各指令对应的指令年龄的最高位设置为指令的唤醒状态位，指令年龄的其余位表示指令本征年龄；唤醒状态位用来表示对应的指令是否被唤醒，发射队列中被唤醒的指令年龄大于非唤醒的指令年龄；

设定凋零阈值，当某一指令的指令年龄超过凋零阈值时，指令年龄阵列触发凋零信号，使该指令发生凋零；发生凋零的指令无需经过仲裁就可被随机选择进行发射，实现多指令的乱序发射；

所述发射队列中各指令根据指令年龄和唤醒状态确定发射顺序。

可选的，所述方法在唤醒指令时，对执行周期短的指令延迟唤醒，对执行周期长的指令提前唤醒，以保证指令能够背靠背执行。

可选的，所述方法在唤醒指令时，当具有前后顺序的指令中在前指令被发射后，处理器等待在前指令执行完毕后再唤醒在后指令。

可选的，所述指令乱序发射架构还包括指令分配电路，基于类加法器的指令请求电路和动态延迟唤醒电路；