[发明专利]用于实现信道模拟器上下行链路一致的逻辑电路结构系统

说明书

本发明涉及一种用于实现信道模拟器上下行链路一致的逻辑电路结构系统，包括多块基带板，每块基带板上有4片FPGA器件，所述的基带板内部的4片FPGA器件之间是两两互联的，机架卡槽上位置相邻的基带板其对应位置的FPGA器件实现互联，根据通道和径的需求不同，所述的系统可以使用单块基带板或多块基带板实现模拟器的上行链路结构和下行链路结构。采用了本发明的用于实现信道模拟器上下行链路一致的逻辑电路结构系统，本发明的逻辑电路结构简单，采用复用主体逻辑电路结构，将数据映射放到上位机。本发明使用了上行链路和下行链路同样的处理结构，只需要复用一套逻辑代码，就可以实现双向信道模拟器。用同一套信道模型系数，在上位机进行调整组合来产生上下行两路系数，然后映射到对应的上下行链路，完成逻辑电路结构一致的双向信道模拟。

技术领域

本发明涉及仪器仪表技术领域，尤其涉及信道模拟器开发领域，具体是指一种用于实现信道模拟器上下行链路一致的逻辑电路结构系统。

背景技术

由于现实场景中存在各种因素，让信号不论是在时域还是在空域都会产生随机性的改变，这些因素还会带来实际测量信号的困难，因而需要建立一些评估模型。实现评估模型，完成信号传输的预分析，来解决现实中的实际问题，这就是信道模拟器存在的意义。

信道模拟器由于评估模型不一样，使用的实现逻辑电路也会不同，使得实际测量信号带来诸多不便，为改善这一技术现状，从而需要上下行链路一样的逻辑电路结构，完成双向信号的信道模拟。

发明内容

本发明的目的是克服了上述现有技术的缺点，提供了一种满足准确性高、结构简单、适用范围较为广泛的用于实现信道模拟器上下行链路一致的逻辑电路结构系统。

为了实现上述目的，本发明的用于实现信道模拟器上下行链路一致的逻辑电路结构系统如下：

该用于实现信道模拟器上下行链路一致的逻辑电路结构系统，其主要特点是，所述的逻辑电路结构系统包括多块基带板，每块基带板上有4片FPGA器件，所述的基带板内部的4片FPGA器件之间是两两互联的，机架卡槽上位置相邻的基带板其对应位置的FPGA器件互联，根据信道模拟器的通道和径的需求不同，所述的系统使用单块基带板或多块基带板级联实现模拟器的上行链路结构和下行链路结构；

所述的上行链路结构接收UT数据，接收端为UT基带板，所述的下行链路结构接收BS数据，接收端为BS基带板，其中，BS基带板指用户终端，BS指基站。

较佳地，所述的上行链路结构通过所述的UT基带板接收数据，通过所述的BS带板输出数据。

较佳地，所述的下行链路结构，通过所述的BS接收数据，且通过所述的UT基带板输出数据；所述的上行链路结构通过所述的BS基带板输出信道模拟后的数据。

较佳地，所述的下行链路结构包括2个ADC接口，所述的BS基带板的每块FPGA器件的输入端均与2个ADC接口相连接，所述的每个ADC接口包含8个子信道。

较佳地，所述的上行链路结构包括2个ADC接口，用于接收输入数据并分发至BS基带板的4块FPGA器件上，所述的UT基带板的4块FPGA器件接收的数据相同；

所述的上行链路结构还包括2个DAC接口，所述的每个DAC接口均用于输出数据。

较佳地，所述的每块FPGA器件与同个基带板中的其余3块FPGA器件进行数据合并，形成8×8的信道模拟，且所述的上行链路基带板和下行链路基带板之间进行数据合并，形成16×8的信道模拟。

较佳地，所述的逻辑电路结构系统通过扩展基带板个数，还实现(N×8)×8的信道模拟，其中N为基带板的个数。