[发明专利]形成管芯堆叠件的方法及集成电路结构

说明书

方法包括减薄器件管芯的半导体衬底，以露出延伸至半导体衬底中的衬底通孔；以及形成第一再分布结构，形成第一再分布结构包括在半导体衬底上方形成第一多个介电层，以及在第一多个介电层中形成第一多个再分布线。第一多个再分布线电连接至衬底通孔。该方法还包括将第一存储器管芯放置在第一再分布结构上方，以及在第一再分布结构上方形成第一多个金属柱。第一多个金属柱电连接至第一多个再分布线。将第一存储器管芯密封在第一密封剂中。在第一多个金属柱和第一存储器管芯上方形成电连接至第一多个金属柱和第一存储器管芯的第二多个再分布线。本发明的实施例还涉及形成管芯堆叠件的方法及集成电路结构。

技术领域

本发明的实施涉及形成管芯堆叠件的方法及集成电路结构。

背景技术

高性能计算(HPC)系统通常包括接合至逻辑管芯的高带宽存储器(HBM)堆叠件。HBM堆叠件通常包括堆叠在一起的多个存储器管芯，其中，上存储器管芯通过焊料接合或通过微凸块的金属直接接合而接合至下存储器管芯。在存储器管芯中形成硅通孔(TSV)，使得上管芯可以通过TSV电连接至逻辑管芯。

发明内容

根据本发明的实施例提供一种形成管芯堆叠件的方法，该方法包括形成存储器管芯堆叠件。所述形成存储器管芯堆叠件包括：将第一存储器管芯放置在下介电层上；在所述下介电层上方形成第一多个金属柱；将所述第一存储器管芯密封在第一密封剂中；形成第一再分布结构，所述形成第一再分布结构包括在所述第一密封剂上方形成第一多个介电层，以及在所述第一多个介电层中形成第一多个再分布线，其中，所述第一多个再分布线电连接至所述第一多个金属柱和所述第一存储器管芯；将第二存储器管芯放置在所述第一再分布结构上方；在所述第一再分布结构上方形成第二多个金属柱，其中，所述第二多个金属柱电连接至所述第一多个金属柱；将所述第二存储器管芯密封在第二密封剂中；形成第二再分布结构，所述形成第二再分布结构包括在所述第二密封剂上方形成第二多个介电层，以及在所述第二多个介电层中形成第二多个再分布线，其中，所述第二多个再分布线电连接至所述第二多个金属柱和所述第二存储器管芯。

本发明的又一实施例提供一种形成管芯堆叠件的方法，包括：减薄器件管芯的半导体衬底，以露出延伸至半导体衬底中的衬底通孔；形成第一再分布结构，所述形成第一再分布结构包括在所述半导体衬底上方形成第一多个介电层，以及在所述第一多个介电层中形成第一多个再分布线，其中，所述第一多个再分布线电连接至所述衬底通孔；将第一存储器管芯放置在所述第一再分布结构上方；在所述第一再分布结构上方形成第一多个金属柱，其中，所述第一多个金属柱电连接至所述第一多个再分布线；将所述第一存储器管芯密封在第一密封剂中；以及在所述第一多个金属柱和所述第一存储器管芯上方形成电连接至所述第一多个金属柱和所述第一存储器管芯的第二多个再分布线。

本发明的再一实施例提供一种集成电路结构，包括：器件管芯，器件管芯包括半导体衬底，多个衬底通孔，穿透所述半导体衬底，以及互连结构，互连结构位于所述半导体衬底的侧上；第一再分布结构，第一再分布结构位于所述器件管芯上方并且包括第一多个介电层，以及第一多个再分布线，第一多个再分布线位于所述第一多个介电层中，其中，所述第一多个再分布线电连接至所述器件管芯；第一存储器管芯，第一存储器管芯位于所述第一再分布结构上方；第一多个金属柱，第一多个金属柱位于所述第一再分布结构上方，其中，所述第一多个金属柱电连接至所述第一多个再分布线；第一密封剂，所述第一密封剂中密封所述第一存储器管芯和所述第一多个金属柱；以及第二多个再分布线，位于所述第一密封剂上方并且电连接至所述第一多个金属柱。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1至图8示出了根据一些实施例的附接至逻辑管芯的前侧的存储器管芯堆叠件的形成中的中间阶段的截面图。

图9、图10、图11A和图11B示出了根据一些实施例的管芯堆叠件的截面图。