[发明专利]FPGA IP软核实现电路设计的方法及装置、FPGA芯片

说明书

本发明公开了FPGA IP软核实现电路设计的方法及装置、FPGA芯片、电子设备、计算机存储介质，其中，在本发明公开的一种FPGA IP软核实现电路设计的方法中，包括如下步骤：将IP软核的设计输入进行综合以映射到所述FPGA的逻辑资源，其中，在对所述IP软核的设计输入进行综合时，去除其中未被用户使用的指令对应的电路。本发明FPGA IP软核实现电路设计的方法通过在对软核的设计输入进行综合时，去除其中未被用户使用的指令对应的电路，可以降低软核对于FPGA的逻辑资源的占用。

技术领域

本发明涉及嵌入式、IC(Integrated Circuit，即集成电路)的技术领域，尤其涉及FPGA IP软核实现电路设计的方法及装置、FPGA芯片、电子设备、计算机存储介质。

背景技术

FPGA(Field Programmable Gate Array，即现场可编程门阵列)是在PAL、GAL等可编程器件的基础上进一步发展的产物。在嵌入式领域，FPGA芯片扮演着数据处理、协议处理、接口转换等重要角色。FPGA可以通过HDL(Hardware Description Language，即硬件描述语言)编程以并行处理数据，但是HDL开发难度较大，开发周期长，在复杂的工程应用中，常使用FPGA与CPU(Central Processing Unit，即中央处理器)组合的方案，即FPGA+CPU。随着技术的发展，FPGA芯片已经脱离传统的定义，开始集成CPU、DSP(Digital SignalProcessor，即数字信号处理器)、高速IO(Input Output，即输入输出)等资源，其中，FPGA集成的资源包括IP硬核和IP软核。

IP软核通常以HDL形式提交给用户，其经过RTL级设计优化和功能验证，但其中不含有任何具体的物理信息。据此，用户可以综合出正确的门电路级设计网表，并可以进行后续的结构设计，具有很大的灵活性，借助于EDA(Electronic Design Automation，即电子设计自动化)综合工具可以很容易地与其他外部逻辑电路合成一体，根据各种不同半导体工艺，设计成具有不同性能的器件。IP软核，也称虚拟组件(VC-Virtual Component)。CPU软核是常见的IP软核，其经过前端设计验证后，以HDL的方式通过EDA综合工具综合后，映射到FPGA的底层逻辑资源。CPU软核不是ASIC(Application Specific Integrated Circuit，即专用集成电路)，而是通过综合FPGA底层的逻辑资源搭建成的CPU。

在现有CPU软核实现电路设计的方法中，CPU软核对于FPGA的逻辑资源占用较大，这使得FPGA的应用得到限制。例如，其限制以CPU软核作为控制中心，加上专用数据处理模块组成的综合应用方案的实现。因此，有必要改进现有CPU软核实现电路设计的方法，以期降低CPU软核对于FPGA的逻辑资源的占用。

发明内容

本发明的目的在于提供FPGA IP软核实现电路设计的方法及装置、FPGA芯片、电子设备、计算机存储介质，以降低软核对于FPGA的逻辑资源的占用。

本发明的目的采用以下技术方案实现：

本发明的第一方面提供一种FPGA IP软核实现电路设计的方法，包括：

将IP软核的设计输入进行综合以映射到所述FPGA的逻辑资源，其中，在对所述IP软核的设计输入进行综合时，去除其中未被用户使用的指令对应的电路。FPGA IP软核实现电路设计的方法通过在对软核的设计输入进行综合时，去除其中未被用户使用的指令对应的电路，可以降低软核对于FPGA的逻辑资源的占用。

进一步地，所述IP软核为CPU，所述在对所述IP软核的设计输入进行综合时，去除其中未被用户使用的指令对应的电路，包括：

扫描用户程序指令以获得用户程序指令集；

去除所述CPU的设计输入中不属于所述用户程序指令集的指令对应的电路。