[发明专利]支持PC与FPGA通过PCIE通信的驱动设计方法

说明书

本发明公开了一种支持PC与FPGA通过PCIE通信的驱动设计方法，包括根据FPGA中断类型，设计驱动运行状态表；设计PCIE上行数据流程，根据驱动运行状态表判断状态进行下一步的操作；设计PCIE下发数据流程，根据驱动运行状态表判断状态进行下一步的操作。本发明支持PCIE协议2.0，能够匹配FPGA直连单板PC的工作模式；保障了数据上行、下行和命令上行、下行，其中上行数据传输速度能够达到102.4MB/s；实现了FPGA主动中断请求的传输模式；保障了传输稳定，不会出现丢包问题。

技术领域

本发明属于数字通信技术领域，特别是涉及到一种支持PC与FPGA通过PCIE通信的驱动设计方法。

背景技术

PCIE即PCI-Express(peripheral component interconnect express)，是一种高速串行计算机扩展总线标准。该标准将时钟融合到传输的数据中，采用点到点的互连方法，大大提高传输速度，突破了并行传输带宽的瓶颈。其传输的数据以协议定义的数据包(packet)的形式进行传输，保障了数据传输的完整性和可靠性。而且PCIE加入了数据重传机制，提高了数据传输的可靠性。

正是由于PCIE的这些技术特点，使得其越来越广泛的应用在计算机系统架构及海量数据传输接口领域，特别是在加入了高速DMA控制器传输方式下，PCI Express带宽及传输效率大大提高，因此在高速系统领域具有广阔的前景。

但在FPGA通过PCIE直连PC的情况下，上位机软件不能直接访问硬件板卡，无法直接得到FPGA输出的数据信息，为了保证单板机通过PCIE接口得到数字处理模块的输出信息数据，就需要为数字处理板卡开发基于PCIE协议的windows系统下内核层的驱动程序。

发明内容

本发明提出一种支持PC与FPGA通过PCIE通信的驱动设计方法，解决上位机软件无法直接访问板卡得到FPGA数据、传输速度不稳定丢包、不同项目需重复适配等等问题。

为达到上述目的，本发明的技术方案是这样实现的：

一种支持PC与FPGA通过PCIE通信的驱动设计方法，包括：

S1、根据FPGA中断类型，设计驱动运行状态表；

S2、设计PCIE上行数据流程，根据驱动运行状态表判断状态进行下一步的操作；

S3、设计PCIE下发数据流程，根据驱动运行状态表判断状态进行下一步的操作。

进一步的，步骤S1中所述驱动运行状态表的设计方法包括：

根据FPGA的中断类型，设计驱动状态主要包括：空闲状态、发送状态、接收状态三种；在空闲状态时，进行读取数据的操作，并转换成接收数据状态，不再允许读取数据操作，直到读取数据完成，再转换成空闲状态。

进一步的，步骤S2所述上行数据流程包括：

S21、FPGA主动向PC发送中断；

S22、FPGA发送的中断在Windows驱动内进行处理；先进行状态判断；如果设备已经打开并且处于空闲状态，执行步骤S23，如果设备不是空闲状态，执行步骤S26；

S23、通过查询寄存器判断FIFO中是否满足一包的数据要求；如果满足要求，申请dpc处理；

S24、先复位DMA控制器，分配DMA传输空间和地址，再将缓存地址发送给FPGA的寄存器08H，最后通过设置寄存器04H，启动DMA Write传输，并改变驱动状态；

S25、等待DMA传输完成后，DMA控制器产生中断；

S26、通过读取寄存器04H，判断读取数据是否完成，如果读取数据完成，则该改变标志位，申请dpc处理；