[发明专利]半导体元件及其制造方法

说明书

本发明公开一种半导体元件及其制造方法。半导体元件包括：第一外延层；第二外延层，设置于第一外延层上；第一半导体层，由第二外延层的上方往下延伸而接触第二外延层，其中第一半导体层的纵向延伸区域具有主体部以及在主体部下方且自主体部延伸至第二外延层的延伸部，且主体部的宽度大于延伸部的宽度；以及第二半导体层，设置于第二外延层上并侧向环绕第一半导体层的纵向延伸区域，其中第二半导体层的一部分延伸于第一半导体层的主体部与第二外延层之间，且交叠于第一半导体层的主体部与第二外延层。

技术领域

本发明涉及一种半导体元件及其制造方法，且特别是涉及一种异质双极性结晶体管(异质结双极晶体管heterojunction bipolar transistor，HBT)元件及其制造方法。

背景技术

双极性结晶体管(双极晶体管bipolar junction transistor，BJT)为一种具有三端点的半导体元件。与单极性晶体管(例如是场效应晶体管)不同，BJT的运作涉及电子与空穴两种载流子的流动，故具有双极性。BJT能够作为信号放大器，且具有功率控制能力佳、高速运作及高耐久性等优点。

异质双极性结晶体管(heterojunction bipolar transistor，HBT)为一种BJT。HBT的射极与基极采用不同的材料，而使得射极与基极形成异质结(heterojunction)。相较于具有均质结的BJT而言，HBT能够处理更高频的信号。因此，HBT能够被运用于通讯元件、高速电路等应用中。

发明内容

本发明提供一种HBT及其制造方法，能够提高HBT元件的操作频率。

本发明的一个实施例提供一种半导体元件。所述半导体元件包括：第一外延层，具有第一导电型；第二外延层，设置于所述第一外延层上，且具有与所述第一导电型相反的第二导电型；第一半导体层，由所述第二外延层的上方往下延伸而接触所述第二外延层，且具有所述第一导电型，其中所述第一半导体层的纵向延伸区域具有主体部以及在所述主体部下方且自所述主体部的底端延伸至所述第二外延层的延伸部，且所述主体部的宽度大于所述延伸部的宽度；以及第二半导体层，设置于所述第二外延层上并侧向环绕所述第一半导体层的所述纵向延伸区域，其中所述第二半导体层的一部分延伸于所述第一半导体层的所述主体部与所述第二外延层之间，且在垂直方向上交叠于所述第一半导体层的所述主体部与所述第二外延层。

在一些实施例中，所述第二半导体层的所述部分与所述第一半导体层的所述延伸部侧向间隔开。

在一些实施例中，所述第二半导体层的所述部分通过衬垫图案而侧向连接于所述第一半导体层的所述延伸部。

在一些实施例中，所述半导体元件还包括绝缘层，延伸于所述第一半导体层的所述主体部与所述第二半导体层之间以及所述第一半导体层的所述主体部与所述衬垫图案之间。

在一些实施例中，所述第一半导体层还具有横向延伸区域，其中所述纵向延伸部分位于所述横向延伸区域下方并由所述横向延伸区域的底端往下延伸，且所述横向延伸区域在所述垂直方向上与所述第二半导体层隔开。

在一些实施例中，所述第一半导体层的所述横向延伸部分通过介电层而连接于所述第二半导体层。

本发明的另一个实施例提供一种半导体元件的制造方法。所述方法包括：在基底上依序形成第一外延层与第二外延层；在所述第二外延层上形成衬垫图案与掩模图案，其中所述衬垫图案位于所述第二外延层与所述掩模图案之间，且所述衬垫图案的侧壁相对于所述掩模图案的侧壁而内缩；在所述第二外延层上形成第一半导体层，其中所述第一半导体层覆盖所述掩模图案的侧壁且延伸至所述掩模图案与所述第二外延层之间，且所述第一半导体层的最顶端低于所述掩模图案的顶面；移除所述掩模图案，以暴露出所述第一半导体层的内壁以及所述衬垫图案的顶面；移除所述衬垫图案的中心部分，以暴露出所述第二外延层的一部分；以及在所述第二外延层的暴露部分上形成第二半导体层。