[发明专利]三维存储器及其制备方法、电子设备

说明书

本申请提供了三维存储器及其制备方法、电子设备。其中，制备方法包括提供衬底。在衬底的一侧形成第一叠层结构。形成贯穿第一叠层结构并延伸至衬底的多个第一沟道孔与多个第一栅缝隙。形成填充第一栅缝隙与第一沟道孔的刻蚀阻挡层。在第一叠层结构和刻蚀阻挡层上形成第二叠层结构。形成贯穿第二叠层结构的多个第二沟道孔。去除第一沟道孔中的刻蚀阻挡层。形成贯穿第二叠层结构的多个第二栅缝隙，去除第一栅缝隙中的刻蚀阻挡层。本申请通过将相关技术中一步形成的栅缝隙与沟道孔，变成分两步法进行制备，可降低栅缝隙与沟道孔的形成难度，并形成结构优异的栅缝隙与沟道孔，提高栅缝隙与沟道孔深度的均匀性。

技术领域

本申请属于半导体技术领域，具体涉及三维存储器及其制备方法、电子设备。

背景技术

由于三维存储器的功耗低、质量轻、并且属于性能优异的非易失存储产品，在电子产品中得到了越来越广泛的应用。但同时用户对三维存储器的期望值与要求也越来越高。例如，在叠层结构上通常需要形成栅缝隙与沟道孔。但随着三维存储器层数的增多，即叠层结构深度的增加，导致该栅缝隙与沟道孔的底部无法形成或其质量较差，大大增加了栅缝隙的形成难度。

发明内容

鉴于此，本申请第一方面提供了一种三维存储器的制备方法，所述制备方法包括：

提供衬底；

在所述衬底的一侧形成第一叠层结构；

形成贯穿所述第一叠层结构并延伸至所述衬底的多个第一沟道孔；

形成贯穿所述第一叠层结构的多个第一栅缝隙；

形成填充所述第一栅缝隙与所述第一沟道孔的刻蚀阻挡层；

在所述第一叠层结构和所述刻蚀阻挡层上形成第二叠层结构；

形成贯穿所述第二叠层结构的多个第二沟道孔，并使每个所述第二沟道孔分别对应露出每个所述第一沟道孔内的所述刻蚀阻挡层；

去除所述第一沟道孔中的所述刻蚀阻挡层，以使得所述第一沟道孔与所述第二沟道孔连通形成沟道孔；

形成贯穿所述第二叠层结构的多个第二栅缝隙，并使每个所述第二栅缝隙分别对应露出每个所述第一栅缝隙内的所述刻蚀阻挡层；以及

去除所述第一栅缝隙中的所述刻蚀阻挡层，以使得所述第一栅缝隙与所述第二栅缝隙连通形成栅缝隙。

本申请提供的形成方法，通过将相关技术中一步形成的栅缝隙与沟道孔，变成分两步法进行制备。先形成靠近底部的第一栅缝隙与第一沟道孔，随后再形成其余的连通第一栅缝隙的第二栅缝隙，连通第一沟道孔的第二沟道孔。由于靠近底部的第一栅缝隙与第一沟道孔是单独制备的，因此无论第二叠层结构的厚度有多大，即无论第二栅缝隙的深度有多大，均不会影响到底部的第一栅缝隙与第一沟道孔的结构。因此，本申请提供的形成方法，可降低栅缝隙与沟道孔的形成难度，并形成结构优异的栅缝隙与沟道孔，提高栅缝隙与沟道孔深度的均匀性。

其中，定义开设所述第一沟道孔与所述第一栅缝隙的所述第一叠层结构的表面为第一表面，在垂直于所述第一表面的方向上所述沟道孔的深度与在平行于所述第一表面的方向上所述沟道孔的宽度之比为(50-1000)：1；

和/或，在垂直于所述第一表面的方向上所述栅缝隙的深度与在平行于所述第一表面的方向上所述栅缝隙的宽度之比为(50-1000)：1。

其中，定义开设所述第一沟道孔与所述第一栅缝隙的所述第一叠层结构的表面为第一表面，在垂直于所述第一表面的方向上所述第一沟道孔的深度与在平行于所述第一表面的方向上所述第一沟道孔的宽度之比为(0.1-10)：1；

和/或，在垂直于所述第一表面的方向上所述第一栅缝隙的深度与在平行于所述第一表面的方向上所述第一栅缝隙的宽度之比为(0.1-10)：1。