[发明专利]锁定检测电路及其操作方法

说明书

本申请公开一种锁相环(PLL)电路的锁定检测电路，该锁定检测电路包括：输出信号计数器，在计数时间段期间执行对PLL电路的输出信号进行计数的输出信号计数操作；时段确定器，执行减小计数时间段的时段改变操作，直到当前时段计数值和在前时段计数值之间的差值变得小于阈值为止；以及锁定检测器，在当前时段计数值和在前时段计数值之间的差值变得小于阈值时，检测PLL电路的锁定。

相关申请的交叉引用

本申请要求于2019年7月5日提交的申请号为10-2019-0081284的韩国专利申请的优先权，该韩国专利申请通过引用整体并入本文。

技术领域

本公开的实施例涉及一种锁定检测电路，且更特别地，涉及一种用于快速检测锁相环(PLL)电路的锁定的锁定检测电路及操作该锁定检测电路的方法。

背景技术

计算机环境范例已经转变成使计算系统可随时随地使用的普适计算。因此，诸如移动电话、数码相机和膝上型计算机的便携式电子装置的使用已经迅速增加。这些便携式电子装置各自使用具有一个或多个存储器装置的存储器系统来存储数据。存储器系统可用作便携式电子装置的主存储器系统或辅助存储器系统。

因为存储器系统不具有机械驱动部件，所以与硬盘装置相比，它们具有诸如优异的稳定性和耐久性、高信息访问速度和低功耗的优点。具有这些优点的存储器系统的示例包括通用串行总线(USB)存储器装置、具有各种接口的存储卡、固态驱动器(SSD)等。

发明内容

本公开的实施例涉及一种锁定检测电路，该锁定检测电路可通过改变用于对锁相环(PLL)电路的输出信号进行计数的计数时间段来检测该PLL电路的锁定。

根据本发明的实施例，一种锁相环(PLL)电路的锁定检测电路，该锁定检测电路包括：输出信号计数器，适于在计数时间段期间执行对PLL电路的输出信号进行计数的输出信号计数操作；时段确定器，适于执行减小计数时间段的时段改变操作，直到当前时段计数值和在前时段计数值之间的差值变得小于阈值为止，在前时段计数值是通过在在前时间段期间对PLL电路的输出信号进行计数而获得的，当前时段计数值是通过在该在前时间段之后的当前时间段期间对PLL电路的输出信号进行计数而获得的，在前时间段和当前时间段对应于计数时间段；以及锁定检测器，适于在当前时段计数值和在前时段计数值之间的差值变得小于阈值时检测PLL电路的锁定。

优选地，锁定检测电路可进一步包括：重复控制器，适于控制时段确定器，以便重复输出信号计数操作和时段改变操作，直到当前时段计数值和在前时段计数值之间的差值变得小于阈值为止。

根据本发明的另一实施例，一种操作锁定检测电路的方法，该锁定检测电路用于检测锁相环(PLL)电路的锁定，该方法包括：基于当前时段计数值和在前时段计数值之间的差值来减小计数时间段，在前时段计数值是通过在在前时间段期间对PLL电路的输出信号进行计数而获得的，当前时段计数值是通过在在前时间段之后的当前时间段期间对PLL电路的输出信号进行计数而获得的；重复执行对PLL电路的输出信号进行计数以及减小计数时间段，直到当前时段计数值和在前时段计数值之间的差值变得小于阈值为止；并且在当前时段计数值和在前时段计数值之间的差值变得小于阈值时，检测PLL电路的锁定。