[发明专利]基于FPGA的CRC实现系统

权利要求书

1.一种基于FPGA的CRC实现系统，其特征在于，包括：用于接收数据量大小信号的计数器模块、用于接收模式选择信号的模式选择模块、用于接收输入数据的CRC生成模块和用于在输入数据流的末尾添加校验比特的输出选择模块，其中：计数器模块根据数据量大小信号判断当前CRC运算是否完成，当判断已完成当前状态下的CRC运算时停止后续CRC计算并输出当前的CRC计算值，否则控制CRC生成模块运算至得到输出数据流；模式选择模块根据模式选择信号实现CRC8、CRC16以及CRC24模式切换功能，即输出模式信息至CRC生成模块，CRC生成模块输出CRC计算结果至输出选择模块，输出选择模块根据模式选择模块的模式选择信息切换运算输出，输出从高至低依次按位的数据流；

所述的CRC生成模块包括：并联设置的CRC8生成单元、CRC16生成单元和CRC24生成单元，其分别接收计数器模块及模式选择模块传输的控制信号判断是否选通对应的运算模块，当任一CRC模式选通时，完成对输入数据的对应模式的CRC运算，并传输对应的运算结果给输出选择模块；

所述的CRC8生成单元根据CRC8的生成多项式：g_CRC8(D) = [D⁸ + D⁷ + D⁴ + D³ + D +1]，其包括一个8位的移位寄存器及五个异或门，其中：第一异或门分别接收输入数据和移位寄存器的第七位输出，输出至移位寄存器的第零位输入以及第二至第五异或门，第二异或门分别接收第一异或门的输出和移位寄存器的第零位输出，输出至移位寄存器的第一位输入，第三异或门分别接收第一异或门的输出和移位寄存器的第二位输出，输出至移位寄存器的第三位输入，第四异或门分别接收第一异或门的输出和移位寄存器的第三位输出，输出至移位寄存器的第四位输入，第五异或门分别接收第一异或门的输出和移位寄存器的第六位输出，输出至移位寄存器的第七位输入，移位寄存器的第七位输出至输出选择模块，从而实现数据的流水化处理；

所述的CRC16生成单元根据CRC16的生成多项式g_CRC16(D) = [D¹⁶ + D¹² + D⁵ + 1]，其包括：一个16位的移位寄存器及三个异或门，其中：第六异或门分别接收输入数据和移位寄存器的第十五位输出，输出至移位寄存器的第零位输入以及第七和第八异或门，第七异或门分别接收第六异或门的输出和移位寄存器的第四位输出，输出至移位寄存器的第五位输入，第八异或门分别接收第六异或门的输出和移位寄存器的第十一位输出，输出至移位寄存器的第十二位输入，移位寄存器的第十五位输出至输出选择模块，从而实现数据的流水化处理。

2.根据权利要求1所述的系统，其特征是，所述的计数器模块内置一个长度为16的寄存器以进行CRC运算次数统计；计数器模块根据数据量大小信号，确定待处理CRC运算的数据量的大小并输出当前的计数状态至CRC生成模块，控制CRC运算过程。

3.根据权利要求1所述的系统，其特征是，所述的模式选择模块内置一个1输入3输出的多路选择器以实现片选对应的CRC校验位生成模式；模式选择模块根据模式选择信号，确定待处理CRC运算模式，并输出片选信号选通CRC运算模块中对应单元，输出片选信号给输出选择信号，控制模块的输出。