[发明专利]预测性分组头部压缩

说明书

可以基于预测性分析来压缩分组。例如，在一个实施例中，确定可以由接收方代理推断出用于特定头部字段的显式值，分组头部被构造为要么省略头部字段，要么包括用于头部字段的差分值来代替用于头部字段的显式值。通过导出用于特定头部字段的显式值，可以在接收时对分组头部进行解压缩。

相关申请的交叉引用

本申请要求享有于2019年6月25日提交的标题为“Predictive Packet HeaderCompression”的美国临时专利申请No.62/866,396的权益和优先权，通过引用将其全部公开内容并入本文。

技术领域

本公开内容涉及计算系统，并且具体(但不排他地)涉及用于分组的预测性头部压缩。

背景技术

半导体处理和逻辑单元设计的进步已经允许集成电路设备上可能存在的逻辑单元数量的增加。作为必然结果，计算机系统配置已从系统中的单个或多个集成电路演变为各个集成电路上存在的多个核心、多个硬件线程和多个逻辑处理器，以及集成在这样的处理器中的其他接口。处理器或集成电路通常包括单个物理处理器管芯，其中，处理器管芯可以包括任意数量的核心、硬件线程、逻辑处理器、接口、存储器、控制器集线器等。

由于在较小的封装中容纳更多处理能力的更大能力，较小的计算设备越来越受欢迎。智能手机、平板电脑、超薄笔记本电脑和其他用户设备呈指数增长。然而，这些较小的设备依赖于服务器来进行数据存储和超出形状因数的复杂处理。因此，高性能计算市场(即服务器空间)的需求也有所增加。例如，在现代服务器中，通常不仅存在具有多个核心的单个处理器，而且还存在多个物理处理器(也称为多个插槽)以提高计算能力。服务器还可以使用分布式计算、以机架规模的架构来实现，以及以其他的可替代实施方式来实现。由于处理能力随着计算系统中的设备数量增长而增长，插槽与其他设备之间的通信变得更重要。

实际上，互连已经从主要处理电气通信的更传统的多点分支总线发展到便于快速通信的全面互连架构。不幸的是，由于对未来处理器以更高速率消费的需求，相应的需求被置于现有互连架构的功能之上。

附图说明

图1示出了包括互连架构的计算系统的实施例。

图2示出了包括分层堆栈的互连架构的实施例。

图3示出了在互连架构内要生成或接收的请求或分组的实施例。

图4示出了用于互连架构的发送方和接收方对的实施例。

图5是示出示例性分组压缩技术的示图。

图6A-6D是示出用于图5所示的分组压缩技术的示例性过程的流程图。

图7是示出另一示例性分组压缩技术的示图。

图8A-8D是示出用于图7中所示的分组压缩技术的示例性过程的流程图。

图9是示出示例性的基于PCIe的存储器请求分组头部格式的示图。

图10是示出示例性的基于PCIe的完成分组头部格式的示图。

图11是示出另一示例性的基于PCIe的存储器请求分组头部格式的示图。

图12是示出另一示例性的基于PCIe的完成分组头部格式的示图。

图13是示出已被压缩的示例性的基于PCIe的分组头部格式的示图。

图14是示出已被压缩的示例性的基于PCIe的分组头部格式的示图。

图15是示出已被压缩的示例性的基于PCIe的分组头部格式的示图。

图16是压缩分组的示例性过程的流程图。

图17是解压缩分组的示例性过程的流程图。